薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：高橋明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994103131
Publication number (International publication number)：1995312425
Application date： May. 18, 1994
Publication date： Nov. 28, 1995
Summary：

【要約】【目的】TFTを構成する多層膜に、テーパエッチングを施すにあたり、各々の膜の側壁を所望のテーパ角を有する理想的なテーパ形状に加工し、それにより各膜のカバレッジ性を向上させ、ラビング工程でのむらを防止し、各膜で生ずる断線や短絡不良をなくすようにする。【構成】TFTを構成する各膜をエッチング速度の異なる多層構造とし、最下層部に用いる上層膜よりエッチング速度が小なる膜の膜厚を、ドライエッチング法を用いる場合は全膜厚の5〜20%の範囲とし、ウエットエッチング法を用いる場合は、50〜90%の範囲として、多層膜の側壁をテーパ状に加工する。

Claim (excerpt)：

ゲート電極膜、ゲート絶縁膜、半導体膜、ソース・ドレイン電極膜、表示画素電極膜、チャネルストッパ膜の各薄膜および薄膜トランジスタを被覆する保護膜によって構成される薄膜トランジスタにおいて、それら構成する全ての膜の側壁をテーパ状に加工し、積層したことを特徴とする薄膜トランジスタ。

IPC (3)：

H01L 29/786 , H01L 21/336 , G02F 1/136 500

Patent cited by the Patent：

Cited by examiner (6)

薄膜デバイスおよびその製造方法
Gazette classification：公開公報 Application number：特願平4-144135 Applicant：株式会社日立製作所
特開平2-271320
特開平3-036769

Show all

Return to Previous Page