Pat

J-GLOBAL ID：200903037115795356

半導体装置及びその製造方法

Inventor： 岸 宏一 ,  澤田 静雄
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992113377
Publication number (International publication number)：1993315564
Application date： May. 06, 1992
Publication date： Nov. 26, 1993
Summary：

【要約】【目的】本発明はメモリセルを高集積に形成するのに適した半導体基板とその製造方法及び高集積化された半導体記憶装置を提供することを目的とする。【構成】シリコン酸化膜12が選択的に形成されたP+ 型シリコン基板11とN型単結晶シリコン基板13とが接着される。トレンチキャパシタはシリコン酸化膜15及びN型単結晶シリコン基板13を貫通しP+ 型シリコン基板11内に形成され、内部はゲ-ト絶縁膜17、P型ポリシリコン18より形成される。PMOSトランジスタの拡散領域のP型拡散層22と蓄積ノ-ドのP型ポリシリコン18とはP型拡散層21及びP型エピタキシャル層20により電気的に接続される。また、プレ-ト電極取出し部分としてN型単結晶シリコン基板13にN型拡散層24が形成されている。

Claim (excerpt)：

第一半導体基板と、該第一半導体基板に選択的に形成されると共に平坦化された絶縁膜と、上記第一半導体基板上に形成される単結晶半導体からなる第二半導体基板とを有することを特徴とする半導体基板。

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-285071   Applicant：富士通株式会社
• 半導体基板の製造方法
  Gazette classification：公開公報   Application number：特願平3-170283   Applicant：富士通株式会社