相補型MIS装置

Inventor： , ,
Applicant, Patent owner： ,
Agent (1)：伊東忠彦
Gazette classification：公開公報
Application number (International application number)：2009000368
Publication number (International publication number)：2009141376
Application date： Jan. 05, 2009
Publication date： Jun. 25, 2009
Summary：

【課題】CMOS装置において、pチャネルMOSトランジスタとnチャネルMOSトランジスタの大きさを平衡させる。【解決手段】シリコン基板の(100)面上に他の結晶面を有する構造を形成し、かかる構造上にマイクロ波プラズマ処理により、高品質なゲート絶縁膜を形成し、その上にゲート電極を形成する。その際、pチャネルMOSトランジスタとnチャネルMOSトランジスタのキャリア移動度が平衡するように、前記構造の寸法・形状を設定する。【選択図】図6

Claim (excerpt)：

半導体基板と、前記半導体基板の主面上に第1のゲート絶縁膜を介して第1の結晶方位で形成された第1のゲート電極と、前記半導体装置基板中、前記第1のゲート電極の一方の側および他方の側に形成された第1および第2のn型拡散領域とよりなるnチャネルMISトランジスタと、前記半導体基板上に第2のゲート絶縁膜を介して第2の結晶方位で形成された第2のゲート電極と、前記半導体装置基板中、前記第2のゲート電極の一方の側および他方の側に形成された第1および第2のp型拡散領域とよりなるpチャネルMISトランジスタとよりなり、前記第1のゲート電極と前記第2のゲート電極とは共通接続され、前記第2のp型拡散領域と前記第1のn型拡散領域とは共通接続され、前記第1の結晶方位および前記第2の結晶方位は、前記pチャネルMISトランジスタの電流駆動能力と前記nチャネルMISトランジスタの電流駆動能力とが平衡するように、前記第1の結晶方位および第2の結晶方位をそれぞれ設定し、その結果、第1の結晶方位と第2の結晶方位とのなす角度が180°以外の角度となるように各トランジスタを配置し、前記pチャネルMISトランジスタと前記nチャネルMISトランジスタとは、同一の素子面積を有することを特徴とする相補型MIS装置。

IPC (4)：

H01L 21/823 , H01L 27/092 , H01L 21/316 , H01L 21/318

FI (4)：

H01L27/08 321C , H01L27/08 321B , H01L21/316 A , H01L21/318 A

F-Term (21)：

5F048AA08 , 5F048AB03 , 5F048AC03 , 5F048BA01 , 5F048BA10 , 5F048BA14 , 5F048BB01 , 5F048BB03 , 5F048BB05 , 5F048BB11 , 5F048BC01 , 5F048BD02 , 5F048BD06 , 5F048BD10 , 5F058BC02 , 5F058BC08 , 5F058BC11 , 5F058BF08 , 5F058BF73 , 5F058BF74 , 5F058BJ01

Patent cited by the Patent：

Cited by examiner (6)

特開平4-256356
レベルシフト回路
Gazette classification：公開公報 Application number：特願平8-237587 Applicant：日本電気株式会社
半導体集積回路装置
Gazette classification：公開公報 Application number：特願平3-213616 Applicant：株式会社東芝

Show all

Return to Previous Page