Pat
J-GLOBAL ID：200903038062330522

半導体装置及びその製造方法

Inventor：
松原 義久

About 松原 義久


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 渡辺 勝 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998346031
Publication number (International publication number)：2000174023
Application date： Dec. 04, 1998
Publication date： Jun. 23, 2000
Summary：
【要約】【課題】 銅多層配線構造を実現するに当たって銅埋め込み配線用の溝をリソグラフィー法で形成する場合の下層銅配線からの反射を防止し、且つ、銅配線の酸化も防止する。【解決手段】 銅埋め込み配線を多層に形成した半導体装置において、少なくとも一つの積層される銅配線間の層間膜として下層銅配線側からフッ素を含有するアモルファスカーボン膜とSiO2膜をこの順で積層した積層構造を有する、あるいは窒化珪素上に窒化酸化珪素又は炭化珪素をこの順に積層した積層構造、炭化珪素単独層を含む構造。
Claim (excerpt)：
銅埋め込み配線を多層に形成した半導体装置において、少なくとも一つの積層される銅配線間の層間膜として下層銅配線側からフッ素を含有するアモルファスカーボン膜とSiO2膜をこの順で積層した積層構造を有することを特徴とする半導体装置。
IPC (2)：
H01L 21/3205 ,  H01L 21/768
FI (3)：
H01L 21/88 M ,  H01L 21/90 M ,  H01L 21/90 C
F-Term (13)：
5F033HH11 ,  5F033HH33 ,  5F033MM01 ,  5F033MM05 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ02 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033TT02
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM