Pat
J-GLOBAL ID:200903038068716600
半導体チップと一体化した半導体パッケ-ジ及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1995254216
Publication number (International publication number):1997129772
Application date: Sep. 29, 1995
Publication date: May. 16, 1997
Summary:
【要約】【課題】 アセンブリ工程が不要なチップスケ-ルパッケ-ジを提供する。【解決手段】 半導体基板11の表面を覆うパッシベ-ション膜13の表面は、平坦になっている。パッシベ-ション膜13上には、配線15が形成される。配線15上には、パッケ-ジとしての機能を有するパッシベ-ション膜16が形成される。パッシベ-ション膜16は、底部が配線15に達するアレイ状の複数のスル-ホ-ル17を有している。スル-ホ-ル17内及び上には、アレイ状の複数の外部接続用端子(電極)19が形成されている。パッシベ-ション膜16の角は、丸みを帯びている。
Claim (excerpt):
半導体基板と、前記半導体基板上に形成される複数のパッドと、前記半導体基板上の全面を覆い、各々のパッド上に開口を有し、表面が平坦な第1パッシベ-ション膜とから構成される半導体チップと、前記第1パッシベ-ション膜の表面上に形成され、前記複数のパッドに接続される複数の配線と、前記第1パッシベ-ション膜上の全面を覆い、前記複数の配線上にアレイ状の複数のスル-ホ-ルを有し、表面が平坦な第2パッシベ-ションと、前記複数のスル-ホ-ル内及び上に形成されるアレイ状の複数の外部接続用端子とを具備することを特徴とする半導体パッケ-ジ。
FI (2):
H01L 23/12 K
, H01L 23/12 L
Patent cited by the Patent:
Cited by examiner (7)
-
半導体装置
Gazette classification:公開公報
Application number:特願平4-019855
Applicant:株式会社東芝
-
特開平1-196856
-
半導体集積回路装置
Gazette classification:公開公報
Application number:特願平4-328123
Applicant:株式会社日立製作所
-
半導体装置の製造方法及び半導体ウエハー
Gazette classification:公開公報
Application number:特願平6-237653
Applicant:日本電気株式会社
-
特開昭63-072143
-
特開昭62-026839
-
特開昭63-086458
Show all
Return to Previous Page