Pat
J-GLOBAL ID:200903060675314029
半導体装置の製造方法及び半導体ウエハー
Inventor:
,
Applicant, Patent owner:
Agent (1):
後藤 洋介 (外2名)
Gazette classification:公開公報
Application number (International application number):1994237653
Publication number (International publication number):1996102466
Application date: Sep. 30, 1994
Publication date: Apr. 16, 1996
Summary:
【要約】【目的】 各接合部の信頼性が高く、各界面の密着性が高い半導体装置を大量に生産する。【構成】 ウエハー40上で、各々が外周縁部に複数の電極パッド11を備え、かつ複数の電極パッドを除くウエハー全面がパッシベーション膜12で覆われた、複数の半導体チップ領域を形成する。ウエハー上で、複数の半導体チップ領域の各々に対して、一端がそれぞれ複数の電極パッドに接続し、半導体チップ領域の内部に延在するように複数の配線14を形成する。ウエハー全面をカバーコート膜16で覆う。カバーコート膜に格子状に複数の開口部17を形成する。開口部にバンプ18を形成する。ウエハー上に形成された複数の半導体チップ領域をスクライブライン13に沿って個々の半導体チップに分割する。
Claim (excerpt):
ウエハー上で、各々が外周縁部に複数の電極パッドを備え、かつ前記複数の電極パッドを除く前記ウエハー全面がパッシベーション膜で覆われた、複数の半導体チップ領域を形成する工程と、前記ウエハー上で、前記複数の半導体チップ領域の各々に対して、一端がそれぞれ前記複数の電極パッドに接続し、半導体チップ領域の内部に延在するように複数の配線を形成する工程と、前記ウエハー全面をカバーコート膜で覆う工程と、前記カバーコート膜に格子状に複数の開口部をそれぞれ形成する工程と、前記複数の開口部に複数のバンプをそれぞれ形成する工程と、前記ウエハー上に形成された前記複数の半導体チップ領域をスクライブラインに沿って個々の半導体チップに分割する工程とを含む半導体装置の製造方法。
IPC (2):
H01L 21/321
, H01L 21/60 311
FI (2):
H01L 21/92 604 A
, H01L 21/92 602 M
Patent cited by the Patent:
Cited by examiner (5)
-
特開平4-373131
-
バンプ形成方法
Gazette classification:公開公報
Application number:特願平4-280908
Applicant:田中貴金属工業株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願平4-063342
Applicant:富士通株式会社
-
特開昭63-086458
-
半導体素子
Gazette classification:公開公報
Application number:特願平3-351102
Applicant:ソニー株式会社
Show all
Return to Previous Page