Pat
J-GLOBAL ID：200903038082087314

半導体装置及びその製造方法

Inventor：
服巻 直美

About 服巻 直美

, 
山本 朝恵

About 山本 朝恵


Applicant, Patent owner：
NECエレクトロニクス株式会社

About NECエレクトロニクス株式会社


Agent (1)： 西村 征生
Gazette classification：公開公報
Application number (International application number)：2004051773
Publication number (International publication number)：2005243921
Application date： Feb. 26, 2004
Publication date： Sep. 08, 2005
Summary：
【課題】 MOCVD法による金属化合膜成膜後にプラズマ処理を施してもMIM構造のキャパシタの容量特性が悪化するのを防止する。【解決手段】 開示される半導体装置は、ZrO2膜から成る容量絶縁膜17にTiN膜から成る下部電極16及び上部電極18を形成して成るMIM構造のキャパシタ19を備える半導体装置において、Ti100%(原子数比)に対して、Cが25〜36%、Nが60〜72%、Oが28〜35%の組成比を有するTiN膜から成る上部電極18を形成する【選択図】図11
Claim (excerpt)：
容量絶縁膜に金属化合膜から成る上部電極を少なくとも形成して成るMIM構造のキャパシタを備える半導体装置であって、 前記上部電極が、原子数比でチタン100%に対して、炭素が25〜36%、窒素が60〜72%、酸素が28〜35%の組成比を有することを特徴とする半導体装置。
IPC (4)：
H01L21/8242 ,  H01L21/822 ,  H01L27/04 ,  H01L27/108
FI (3)：
H01L27/10 651 ,  H01L27/10 621C ,  H01L27/04 C
F-Term (27)：
5F038AC05 ,  5F038AC09 ,  5F038AC10 ,  5F038AC15 ,  5F038AC16 ,  5F038AC17 ,  5F038AC18 ,  5F038AV06 ,  5F038DF05 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ20 ,  5F083AD10 ,  5F083AD24 ,  5F083AD49 ,  5F083GA06 ,  5F083JA02 ,  5F083JA06 ,  5F083JA39 ,  5F083JA40 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083PR03 ,  5F083PR21
Patent cited by the Patent：
Cited by applicant (2)
  • 半導体装置およびその製造方法
    Gazette classification：公開公報   Application number：特願2001-178539   Applicant：日本電気株式会社
  • 成膜方法及び装置
    Gazette classification：公開公報   Application number：特願2000-143745   Applicant：アプライドマテリアルズインコーポレイテッド
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM