Pat
J-GLOBAL ID:200903038662322612

ソース領域を裏面に接続するプラグを含む、ラテラルRFMOSデバイスのための擬似メッシュゲート構造

Inventor:
Applicant, Patent owner:
Agent (1): 深見 久郎 (外5名)
Gazette classification:公表公報
Application number (International application number):2000530946
Publication number (International publication number):2002503034
Application date: Jan. 28, 1999
Publication date: Jan. 29, 2002
Summary:
【要約】導電プラグによるソース-本体-裏接続を有する、RF MOSトランジスタのための擬似メッシュゲート構造(80)を開示する。この接続構造は、導電プラグ(82)を用いてデバイスのソース領域および本体領域を裏(96)に接続する。擬似メッシュゲート構造を有するRF MOSトランジスタは、先行技術のRF MOSデバイスに用いられた長い供給ゲート経路に比べ、著しく短い供給ゲート経路を利用する。擬似メッシュゲート構造を有するRF MOSトランジスタは、ポリシリコンゲートまたはシリサイドゲート(86)を利用できる。その結果、製作工程が簡単になり、および/または高周波数における性能が改善される。
Claim (excerpt):
プラグ接続構造を有するラテラルRF MOSトランジスタであって、 第1のドーパント濃度および上面を有する第1導電型の半導体材料と、 前記半導体材料の前記上面の上に重なり、前記上面と絶縁される導電ゲートと、 完全に前記第1導電型の前記半導体材料中に形成される第1の領域とを含み、前記第1の領域は第2導電型であり、第2のドーパント濃度を有して前記RF MOSトランジスタ構造のエンハンストドレインドリフト領域を形成し、さらに前記トランジスタは 前記半導体材料中に形成される第2の領域を含み、前記第2の領域は前記第2導電型であり、前記第2のドーパント濃度よりも高い第3のドーパント濃度を有して前記RF MOSトランジスタのドレイン領域を形成し、前記第2の領域は前記第1の領域と接触し、さらに前記トランジスタは 前記半導体材料中に形成される第3の領域を含み、前記第3の領域は前記第1導電型であり、第4のドーパント濃度を有して前記RF MOSトランジスタ構造の本体領域を形成し、前記第4のドーパント濃度は前記第1のドーパント濃度に等しいかまたはより高く、前記第3の領域は前記導電ゲートの下にある第1の端部を有し、前記半導体材料の残りの部分は前記第1導電型の前記ゲートの下にあり、さらに前記トランジスタは 前記半導体材料中に形成された第4の領域を含み、前記第4の領域は前記第2導電型であり、第5のドーパント濃度を有して前記RF MOSトランジスタ構造のソース領域を形成し、前記第4の領域は前記第3の領域中に位置し、さらに前記トランジスタは 前記半導体材料中に形成される第5の領域を含み、前記第5の領域は前記第1導電型であり、第6のドーパント濃度を有して前記RF MOSトランジスタ構造の接触エンハンスメント領域を形成し、前記第6のドーパント濃度は前記第3の領域の前記第4のドーパント濃度よりも高く、前記第5の領域は前記第3の領域中に位置し、さらに 前記半導体材料の前記ソース領域および前記本体領域中に形成される導電プラグ領域を含む、ラテラルRF MOSトランジスタ。
IPC (2):
H01L 29/41 ,  H01L 29/78
FI (3):
H01L 29/44 B ,  H01L 29/78 301 D ,  H01L 29/78 301 X
F-Term (19):
4M104AA01 ,  4M104BB20 ,  4M104BB25 ,  4M104BB28 ,  4M104CC01 ,  4M104CC05 ,  4M104FF11 ,  4M104FF26 ,  4M104GG09 ,  4M104HH16 ,  5F040DA01 ,  5F040DC01 ,  5F040EB01 ,  5F040EC07 ,  5F040EC09 ,  5F040EC17 ,  5F040EE05 ,  5F040EF13 ,  5F040EH08
Patent cited by the Patent:
Cited by examiner (11)
Show all

Return to Previous Page