Pat
J-GLOBAL ID：200903039057175116

半導体装置

Inventor：
桑原 正志

About 桑原 正志


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996005057
Publication number (International publication number)：1997199715
Application date： Jan. 16, 1996
Publication date： Jul. 31, 1997
Summary：
【要約】 (修正有)【課題】 トレンチゲート構造を有する、電流検出機能付きMOS型半導体装置において、外部抵抗を用いて電流を検出する際に、寄生抵抗の温度依存性の影響を受けた値が得られていた。【解決手段】 主電流領域のベース領域4aと電流検出領域のベース領域4bの間のドリフト領域が表面に出ている部分14に絶縁膜6を介して電極10を設置することで、電極のフィールドプレート効果により耐圧を維持しつつ、両ベースの間隔を広げる。その結果、寄生抵抗を外部抵抗より十分大きくできる。
Claim (excerpt)：
半導体基板の第1の主面内に形成された第1導電型の第1の領域と、前記第1の領域内の一部に表面より所定の深さに形成された第2導電型の第2の領域と、前記第2の領域内の一部に表面より所定の深さに形成された第1導電型の第3の領域と、前記第2の領域と前記第3の領域を貫いて第1の領域に達する溝の中に絶縁膜を介して形成された第1の制御電極と、前記第2の領域と前記第3の領域に接続された第1の電極とを有するMOS構造をユニットセルとし、前記ユニットセルにより構成される主電流素子と、前記ユニットセルにより構成され、前記第1導電型の第1の領域を共通とし、第2の領域が前記主電流素子の第2の領域と所定間隔離間して配置された検出素子とを備え、前記検出素子領域の第2の領域と前記主電流素子領域の第2の領域との間に位置し、前記半導体基板の第1の主面の全ての面上に、絶縁膜を介して形成された前記第1の制御電極と接続された第2の制御電極を具備することを特徴とする半導体装置。
IPC (2)：
H01L 29/78 ,  H01L 21/66
FI (4)：
H01L 29/78 652 P ,  H01L 21/66 V ,  H01L 29/78 652 L ,  H01L 29/78 657 F
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM