Pat

J-GLOBAL ID：200903039312619201

半導体装置の製造方法

Inventor： 高木 英雄 ,  宇治 重孝 ,  遠藤 浩二 ,  三沢 信裕 ,  水島 賢子 ,  村上 聡 ,  アンソニー ホッブス
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997350393
Publication number (International publication number)：1999186261
Application date： Dec. 19, 1997
Publication date： Jul. 09, 1999
Summary：

【要約】【課題】 半導体装置の製造方法に関し、Cu埋込配線層或いはCuプラグにおけるボイドの発生を防止するとともに、グレインサイズを大きくして、エレクトロマイグレーション耐性の高め、配線層構造の信頼性を高める。【解決手段】 基板1上に形成された絶縁膜2に配線層或いはプラグを形成するための凹部3を設け、この凹部3に下地導電膜4を介してCu層5を充填し、化学機械研磨法によって不要なCu層5を除去することによりCu埋込層6を形成したのち、Cu埋込層6中の不純物を脱離させるための熱処理を行う。

Claim (excerpt)：

基板上に形成された絶縁膜に配線層或いはプラグを形成するための凹部を設け、前記凹部に下地導電膜を介してCu層を充填し、化学機械研磨法によって不要なCu層を除去することによりCu埋込層を形成する半導体装置の製造方法において、前記不要なCu層を除去したのち前記Cu埋込層中の不純物を脱離させるための熱処理を行うことを特徴とする半導体装置の製造方法。

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-122960   Applicant：松下電器産業株式会社
• 多層配線基板の製造方法
  Gazette classification：公開公報   Application number：特願平5-202330   Applicant：株式会社東芝