Pat
J-GLOBAL ID：200903060553413727

半導体装置の製造方法

Inventor：
平尾 秀司

About 平尾 秀司


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 滝本 智之 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996122960
Publication number (International publication number)：1997306915
Application date： May. 17, 1996
Publication date： Nov. 28, 1997
Summary：
【要約】【課題】 化学機械研磨によってCu溝配線を形成する際に生じる欠陥を低減することにより、高信頼性のCu配線を提供することを目的とする。【解決手段】 半導体基板1上のシリコン酸化膜2に配線溝3を形成した後、スパッタ法を用いてバリアメタルとしてのTiN膜4及びCu膜5を堆積し、リフローによって配線溝3内にCu膜5を充填する。その後、化学機械研磨によって上記の配線溝3内以外のCu膜5を除去し、さらに水素雰囲気中で熱処理を行いCu配線中の欠陥を低減する。
Claim (excerpt)：
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記開口部内を含む前記絶縁膜上に導電膜を形成する工程と、前記導電膜よりも硬い研磨粒子を用いた化学機械研磨によって前記開口部内以外の前記導電膜を除去する工程と、その後還元性雰囲気中で熱処理を行う工程とを有する半導体装置の製造方法。
IPC (3)：
H01L 21/3205 ,  H01L 21/304 321 ,  H01L 21/304
FI (3)：
H01L 21/88 K ,  H01L 21/304 321 M ,  H01L 21/304 321 S
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM