Pat
J-GLOBAL ID:200903040242596380

半導体装置の配線形成方法

Inventor:
Applicant, Patent owner:
Agent (1): 大塚 康徳 (外1名)
Gazette classification:公開公報
Application number (International application number):1996192470
Publication number (International publication number):1997036231
Application date: Jul. 22, 1996
Publication date: Feb. 07, 1997
Summary:
【要約】【課題】 コンタクトホール内のボイドの発生を防止して信頼性のある、又、サイズの大きいコンタクトホールの埋め込みに適する半導体装置の配線形成方法を提供する。【解決手段】 本発明による配線形成方法は、平坦な絶縁層にコンタクトホールを形成する工程(図3B,図3C)と、コンタクトホールの形成された結果物の上にスパッタリング方法を用いて金属層を形成する工程(図3C)と、金属層を高圧リフローすることにより前記コンタクトホールを埋め込む工程(図3D)とを含む。したがって、高集積素子で求める平坦な配線(図3E)を具現し、コンタクトホールを完全に埋め込んでボイドの発生を抑えることができる。
Claim (excerpt):
(a)平坦な絶縁層にコンタクトホールを形成する工程と、(b)前記コンタクトホールの形成された結果物の上にスパッタリング方法を用いて金属層を形成する工程と、(c)前記金属層を高圧リフローすることにより前記コンタクトホールを埋め込む工程とを含むことを特徴とする半導体装置の配線形成方法。
IPC (2):
H01L 21/768 ,  H01L 21/28
FI (2):
H01L 21/90 C ,  H01L 21/28 L
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page