Pat
J-GLOBAL ID:200903046590609809

半導体デバイスの空洞を充填する方法

Inventor:
Applicant, Patent owner:
Agent (1): 浅村 皓 (外3名)
Gazette classification:公開公報
Application number (International application number):1996128523
Publication number (International publication number):1997223741
Application date: May. 23, 1996
Publication date: Aug. 26, 1997
Summary:
【要約】【課題】 バイア等の空洞の充填に低誘電率材料を使用する。【解決手段】 低抵抗電気的接続を提供する多段階の工程において、半導体デバイスに形成されるバイア及び接点などの空洞が充填される。先ず、続いて堆積される充填材料の「ウェッティング」を高めるよう比較的低パワー及び堆積速度で、ライナーが空洞内に堆積される。充填材料は、空洞の口を閉じるよう比較的大きなパワー及び堆積速度で堆積され、その後、空洞を実質的に充填するよう充填材料が空洞に高圧で押しやられる。従来の処理温度で熱的に不安定であった低誘電率材料を用いることができるよう、比較的低処理温度及び高圧が用いられる。
Claim (excerpt):
半導体デバイスの空洞を充填する方法であって、表面と、前記表面から少なくとも部分的に半導体基板に伸びる少なくとも一つの空洞を有する半導体基板を提供し、前記空洞は開口端を有し、空洞の壁によって定められ、前記半導体基板を約250°Cから約400°Cの間の温度まで加熱し、前記空洞壁に沿って金属ライナーを堆積し、前記空洞へ前記空洞開口端を閉じるのに充分な量の空洞充填金属を堆積し、前記空洞へ前記金属充填を導くよう前記空洞充填に約500-1200atmの間の圧力を印加する工程を含む半導体デバイスの空洞を充填する方法。
IPC (2):
H01L 21/768 ,  H01L 21/283
FI (2):
H01L 21/90 C ,  H01L 21/283 C
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page