Pat
J-GLOBAL ID：200903040281042170

CMOSトランジスタ及びその作製方法

Inventor：
眞野 三千雄

About 眞野 三千雄


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 山本 孝久
Gazette classification：公開公報
Application number (International application number)：1995080813
Publication number (International publication number)：1996250602
Application date： Mar. 13, 1995
Publication date： Sep. 27, 1996
Summary：
【要約】【目的】P型及びN型MOSトランジスタのソース・ドレイン領域を形成するためのイオン注入を行う際のそれぞれのマスク材料の端部からゲート電極の側壁までの距離を最適化し得るCMOSトランジスタの作製方法を提供する。【構成】CMOSトランジスタの作製方法は、(イ)ゲート電極14A,14Bを形成し、(ロ)LDD構造形成のためのイオン注入を行い、(ハ)ゲート電極の側壁にゲートサイドウオール16A,16Bを形成し、(ニ)N型MOSトランジスタのソース・ドレイン領域22Aを形成するためにイオン注入を行い、(ホ)少なくともP型MOSトランジスタのためのゲートサイドウオール16Bの上に絶縁膜18を形成し、(ヘ)P型MOSトランジスタのソース・ドレイン領域22Bを形成するためにイオン注入を行う、各工程を含む。
Claim (excerpt)：
N型MOSトランジスタ及びP型MOSトランジスタから構成されたCMOSトランジスタの作製方法であって、(イ)半導体基板のN型MOSトランジスタ形成予定領域及びP型MOSトランジスタ形成予定領域にゲート電極を形成する工程と、(ロ)N型MOSトランジスタ形成予定領域及びP型MOSトランジスタ形成予定領域にLDD構造形成のためのイオン注入を行う工程と、(ハ)各ゲート電極の側壁にゲートサイドウオールを形成する工程と、(ニ)N型MOSトランジスタのソース・ドレイン領域を形成するためにイオン注入を行う工程と、(ホ)少なくともP型MOSトランジスタのためのゲートサイドウオールの上に絶縁膜を形成する工程と、(ヘ)P型MOSトランジスタのソース・ドレイン領域を形成するためにイオン注入を行う工程、を含むことを特徴とするCMOSトランジスタの作製方法。
IPC (2)：
H01L 21/8238 ,  H01L 27/092
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM