Pat
J-GLOBAL ID：200903040393390325

絶縁ゲート型バイポーラトランジスタ

Inventor：
松田 正

About 松田 正


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 伊丹 勝
Gazette classification：公開公報
Application number (International application number)：2002327215
Publication number (International publication number)：2003258253
Application date： Nov. 11, 2002
Publication date： Sep. 12, 2003
Summary：
【要約】【課題】 製造効率を低下させることなく低オン電圧特性を得ることができる絶縁ゲート型バイポーラトランジスタを提供する。【解決手段】 絶縁ゲート型バイポーラトランジスタは、第1導電型の第1半導体層と、この第1半導体層の表面に形成された第2導電型の第2半導体層と、この第2半導体層の表面に形成された第1導電型のベース層と、このベース層の表面から第2半導体層に達する深さに形成されたトレンチにゲート絶縁膜を介して埋め込まれて、それぞれ上面が直交する2軸方向の幅の異なる矩形パターンをなしてその短手方向に複数個配列されたゲート電極と、前記ベース層の表面に前記各ゲート電極の長手方向両端部に対向するように形成された第2導電型のエミッタ層と、このエミッタ層とベース層にコンタクトする第1の主電極と、前記第1半導体層の裏面に形成された第2の主電極とを有する。
Claim (excerpt)：
第1導電型の第1半導体層と、前記第1半導体層の表面に形成された第2導電型の第2半導体層と、前記第2半導体層の表面に形成された第1導電型のベース層と、前記ベース層の表面から前記第2半導体層に達する深さに形成されたトレンチにゲート絶縁膜を介して埋め込まれて、それぞれ上面が直交する2軸方向の幅の異なる矩形パターンをなしてその短手方向に複数個配列されたゲート電極と、前記ベース層の表面に前記各ゲート電極の長手方向両端部に対向するように形成された第2導電型のエミッタ層と、前記エミッタ層とベース層にコンタクトする第1の主電極と、前記第1半導体層の裏面に形成された第2の主電極と、を有することを特徴とする絶縁ゲート型バイポーラトランジスタ。
IPC (5)：
H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01L 29/78 655 ,  H01L 21/336
FI (6)：
H01L 29/78 652 K ,  H01L 29/78 652 B ,  H01L 29/78 653 A ,  H01L 29/78 655 F ,  H01L 29/78 658 E ,  H01L 29/78 658 G
Patent cited by the Patent：
Cited by applicant (1)
  • 米国特許第5,329,142明細書
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM