Pat
J-GLOBAL ID:200903040397968569
半導体基板及びその製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2000239942
Publication number (International publication number):2002053630
Application date: Aug. 08, 2000
Publication date: Feb. 19, 2002
Summary:
【要約】【課題】 誘電率が低く、銅拡散がなく、耐薬品性、耐酸素プラズマ性が良好で、微細な配線加工が可能である上に、基板との密着性が優れた絶縁膜層の形成方法ならびに上記方法により製造された高速で信頼性の高い回路基板を提供することにある。【解決手段】 基板表面にグラフトもしくは吸着された、基板表面にグラフトもしくは吸着された分子に化学的に結合された、又は基板表面内部もしくは基板表面上に形成された塗膜層に含有された、A)重合反応開始性の官能基、B)重合連鎖移動性の官能基、C)重合性の官能基の内少なくとも一つの官能基を有する化合物を基点に、基板表面上でモノマーを重合せしめ低誘電率の層間絶縁膜層を形成する工程を含むことを特徴とする半導体基板の製造方法、及び前記製造方法により製造された半導体基板。
Claim (excerpt):
基板表面にグラフトもしくは吸着された、基板表面にグラフトもしくは吸着された分子に化学的に結合された、又は基板表面内部もしくは基板表面上に形成された塗膜層に含有された、A)重合反応開始性の官能基、B)重合連鎖移動性の官能基、C)重合性の官能基の内少なくとも一つの官能基を有する化合物を基点に、基板表面上でモノマーを重合せしめ低誘電率の層間絶縁膜層を形成する工程を含むことを特徴とする半導体基板の製造方法。
IPC (10):
C08F292/00
, C08F 2/00
, C08F 2/44
, C08F297/00
, C08J 7/00 CER
, C08J 7/00 CEZ
, C08J 7/00 306
, H01L 21/312
, H01L 21/768
, C08L101:00
FI (11):
C08F292/00
, C08F 2/00 C
, C08F 2/00 D
, C08F 2/44 A
, C08F297/00
, C08J 7/00 CER Z
, C08J 7/00 CEZ Z
, C08J 7/00 306
, H01L 21/312 C
, C08L101:00
, H01L 21/90 S
F-Term (47):
4F073AA03
, 4F073AA12
, 4F073BA18
, 4F073BA19
, 4F073BA22
, 4F073BA27
, 4F073CA01
, 4F073CA67
, 4J011CA02
, 4J011CA08
, 4J011CC04
, 4J011CC06
, 4J011CC07
, 4J011PA13
, 4J011PB02
, 4J011PB14
, 4J011PB16
, 4J011PC02
, 4J011PC08
, 4J011PC09
, 4J026AC00
, 4J026BA04
, 4J026BA15
, 4J026BA27
, 4J026DB06
, 4J026FA05
, 4J026GA08
, 4J026HA39
, 4J026HE06
, 5F033QQ00
, 5F033QQ91
, 5F033RR21
, 5F033SS21
, 5F033SS30
, 5F033WW00
, 5F033WW09
, 5F033XX03
, 5F033XX13
, 5F033XX23
, 5F033XX28
, 5F058AA08
, 5F058AA10
, 5F058AC03
, 5F058AE04
, 5F058AF10
, 5F058AG07
, 5F058AH02
Patent cited by the Patent: