Pat
J-GLOBAL ID：200903040433950582

半導体装置、半導体装置の製造方法並びにデータ処理システム

Inventor：
高石 芳宏

About 高石 芳宏


Applicant, Patent owner：
エルピーダメモリ株式会社

About エルピーダメモリ株式会社


Agent (4)： 棚井 澄雄 ,  高橋 詔男 ,  大房 直樹 ,  大浪 一徳
Gazette classification：公開公報
Application number (International application number)：2007251348
Publication number (International publication number)：2009081389
Application date： Sep. 27, 2007
Publication date： Apr. 16, 2009
Summary：
【課題】完全空乏化型のトランジスタ特性を維持しつつ、良好なS値と大きなドレイン電流が得られる縦型SGT構造を有する半導体装置を提供する。【解決手段】本発明の半導体装置は、完全空乏化が可能な太さに形成された複数の半導体の基柱5と、複数の基柱5の各々の外周面に設けられたゲート絶縁膜10と、複数の基柱5の隙間を埋めて複数の基柱5の各々の外周面を覆うゲート電極11と、を備えていることを特徴とする。【選択図】図1
Claim (excerpt)：
完全空乏化が可能な太さに形成された複数の半導体の基柱と、 前記複数の基柱の各々の外周面に設けられたゲート絶縁膜と、 前記複数の基柱の隙間を埋めて前記複数の基柱の各々の外周面に覆うゲート電極と、を備えていることを特徴とする半導体装置。
IPC (2)：
H01L 29/78 ,  H01L 29/786
FI (9)：
H01L29/78 301W ,  H01L29/78 301V ,  H01L29/78 653B ,  H01L29/78 652M ,  H01L29/78 652K ,  H01L29/78 652L ,  H01L29/78 626A ,  H01L29/78 616S ,  H01L29/78 617J
F-Term (68)：
5F110AA01 ,  5F110AA04 ,  5F110AA07 ,  5F110AA09 ,  5F110BB06 ,  5F110BB07 ,  5F110BB08 ,  5F110CC09 ,  5F110DD02 ,  5F110EE09 ,  5F110EE22 ,  5F110EE24 ,  5F110EE42 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110GG22 ,  5F110GG23 ,  5F110GG30 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HK09 ,  5F110HK13 ,  5F110HK25 ,  5F110HK32 ,  5F110HK39 ,  5F110HL01 ,  5F110HL04 ,  5F110HL12 ,  5F110HM02 ,  5F110HM12 ,  5F110NN03 ,  5F110NN23 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ19 ,  5F140AA01 ,  5F140AA02 ,  5F140AA05 ,  5F140AA29 ,  5F140AA39 ,  5F140AB04 ,  5F140AC23 ,  5F140AC32 ,  5F140AC36 ,  5F140BA01 ,  5F140BB04 ,  5F140BC15 ,  5F140BF01 ,  5F140BF04 ,  5F140BF44 ,  5F140BF59 ,  5F140BF60 ,  5F140BH06 ,  5F140BH30 ,  5F140BH47 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ20 ,  5F140BJ27 ,  5F140BK13 ,  5F140CA02 ,  5F140CA03 ,  5F140CB04 ,  5F140CC03 ,  5F140CE07 ,  5F140CE20
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM