Pat
J-GLOBAL ID:200903041804173637
半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたICカード
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
吉田 稔 (外1名)
Gazette classification:公開公報
Application number (International application number):1997192203
Publication number (International publication number):1999040522
Application date: Jul. 17, 1997
Publication date: Feb. 12, 1999
Summary:
【要約】【課題】 複数の回路素子か形成された半導体ウエハに異方性導電膜を貼着した場合であっても、所望通りに回路素子を分画することができるようにする。【解決手段】 半導体ウエハ1の製造方法において、基板1aに複数の回路素子41を一体に造り込む工程と、上記回路素子41と導通する電極パッド11b上に電極バンプ11を形成する工程と、上記基板1aの所定位置にスクライブラインまたはスクライブラインマーク21aを形成する工程と、上記各電極バンプ11およびスクライブラインまたはスクライブラインマーク21aを覆うようにして異方性導電膜30を貼着する工程と、を含み、上記各電極バンプ11を形成する工程と、上記スクライブラインまたはスクライブラインマーク21aを形成する工程とを同時に行う。好ましくは、上記電極バンプ11および上記スクライブラインまたはスクライブラインマーク21aは、金により形成する。
Claim (excerpt):
基板に複数の回路素子を一体に造り込む工程と、上記各回路素子と導通する電極パッド上に電極バンプを形成する工程と、上記基板の所定位置にスクライブラインまたはスクライブラインマークを形成する工程と、上記各電極バンプおよびスクライブラインまたはスクライブラインマークを覆うようにして異方性導電膜を貼着する工程と、を含み、上記各電極バンプを形成する工程と、上記スクライブラインまたはスクライブラインマークを形成する工程とを同時に行うことを特徴とする、半導体ウエハの製造方法。
IPC (3):
H01L 21/301
, B42D 15/10 521
, H01L 21/02
FI (3):
H01L 21/78 C
, B42D 15/10 521
, H01L 21/02 A
Patent cited by the Patent:
Cited by examiner (11)
-
半導体装置およびその製造方法並びにその実装方法
Gazette classification:公開公報
Application number:特願平7-205114
Applicant:カシオ計算機株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平6-092900
Applicant:カシオ計算機株式会社
-
非接触式ICカード及びその製造方法
Gazette classification:公開公報
Application number:特願平7-113641
Applicant:ソニーケミカル株式会社
-
特開平2-192143
-
特開昭62-054938
-
特開昭62-161511
-
特開昭54-136173
-
特開平2-192143
-
特開昭62-161511
-
特開昭54-136173
-
特開昭62-054938
Show all
Return to Previous Page