Pat
J-GLOBAL ID:200903041823302537
電気的にプログラム可能な不揮発性メモリセル装置及びこの不揮発性メモリセル装置を製造する方法
Inventor:
,
,
,
,
,
,
Applicant, Patent owner:
Agent (1):
矢野 敏雄 (外3名)
Gazette classification:公開公報
Application number (International application number):1999265975
Publication number (International publication number):2000100979
Application date: Sep. 20, 1999
Publication date: Apr. 07, 2000
Summary:
【要約】【課題】 個々のメモリセルの所要面積が小さいメモリセル装置を提供することである。【解決手段】 上記課題は、本発明では半導体基板において少なくとも1つの側壁を有する少なくとも1つのトレンチが存在し、第1のアドレスラインはこのトレンチに沿ってこのトレンチの側壁に延在していることによって解決される。
Claim (excerpt):
第1の導電型を有する半導体基板(25)を有する電気的にプログラム可能な不揮発性メモリセル装置であって、少なくとも1つの第1のアドレスライン(70)及び少なくとも1つの第2のアドレスライン(140)が設けられており、該第2のアドレスライン(140)は前記第1のアドレスライン(70)に間隔をおいて交差しており、基本的に前記第1のアドレスライン(70)と第2のアドレスライン(140)との間にメモリセル(50)が設けられ、該メモリセル(50)は、少なくとも部分的に前記半導体基板(25)に配置されており、前記メモリセル(50)は、そこに第1及び第2の導電型の間の直接的な接合部(60)を形成することにより少なくとも1つの第2の導電型の第1のドーピング領域(55)を有し、この直接的な接合部(60)によって前記第1のアドレスライン(70)と第2のアドレスライン(140)との間の電気的な電流フローが前記半導体基板(25)において単一方向に制限可能であり、前記メモリセル(50)の部分である少なくとも1つの中間層(65)が前記第1のアドレスライン(70)と第2のアドレスライン(140)との間の前記半導体基板(25)に設けられている、第1の導電型を有する半導体基板(25)を有する電気的にプログラム可能な不揮発性メモリセル装置において、前記半導体基板(25)において少なくとも1つの側壁(75)を有する少なくとも1つのトレンチ(30)が存在し、前記第1のアドレスライン(70)は前記トレンチ(30)に沿って該トレンチ(30)の前記側壁(75)に延在していることを特徴とする、第1の導電型を有する半導体基板(25)を有する電気的にプログラム可能な不揮発性メモリセル装置。
IPC (4):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2):
H01L 29/78 371
, H01L 27/10 434
Patent cited by the Patent:
Cited by examiner (4)
-
アンチフュ-ズ素子
Gazette classification:公開公報
Application number:特願平6-005790
Applicant:株式会社東芝
-
多数のプログラム可能な素子を備えた半導体装置
Gazette classification:公開公報
Application number:特願平5-312682
Applicant:フィリップスエレクトロニクスネムローゼフェンノートシャップ
-
半導体装置及び半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平3-275569
Applicant:セイコーエプソン株式会社
-
読み出し専用メモリ装置
Gazette classification:公開公報
Application number:特願平9-303190
Applicant:ルーセントテクノロジーズインコーポレイテッド
Show all
Return to Previous Page