Pat
J-GLOBAL ID:200903041849612917
半導体装置及びその製造方法及びその実装検査方法
Inventor:
Applicant, Patent owner:
Agent (1):
京本 直樹 (外2名)
Gazette classification:公開公報
Application number (International application number):1994240111
Publication number (International publication number):1996031869
Application date: Oct. 04, 1994
Publication date: Feb. 02, 1996
Summary:
【要約】【目的】容易に他のパッケージと一括リフローでき、かつ安価なTAB型半導体装置を提供することを目的とする。【構成】TABテープのデバイスホール22の外周部にパッド3を形成し、カバーレジスト塗布ライン5に示しているように、配線パターンの保護の為、絶縁性のカバーレジスト7を塗布する。次に、インナーリード6と半導体チップ4を接続する。半導体チップ4の保護及びインナーリード6とベースフィルム9を確実に固定するため、上述したように、カバーレジスト7をデバイスホール22より広く形成し、樹脂をチップ上部だけでなく、ベースフィルム9上にもコーティングする。その後、プリント基板13と接合する為の電極バンプ11を形成し、カットホール2にて切断・分離してOLBパッド12に他品種と同時に一括リフローにて接続する。
Claim (excerpt):
搬送用及び位置決め用のスプロケットホール、半導体チップを接続する為に設けられたデバイスホール及び実装基板へ実装する前に切断分離するために設けられたカットホールを有するフィルムキャリアテープに、半導体チップの電極と接続する為のインナーリード及び前記インナーリードと同一平面上に外部と接合する為に設けられたパッドが金属箔にて配線されたパターンを設けたTABテープを形成し、前記半導体チップのパッド電極と前記インナーリードを接続し、バンプを介して、前記パッドと実装基板とを接合する構造を持ったことを特徴とする半導体装置。
IPC (3):
H01L 21/60 311
, H01L 21/56
, H01L 23/28
Patent cited by the Patent:
Cited by examiner (9)
-
特開平3-126239
-
特開平3-291949
-
特開平4-056143
-
特開昭63-155734
-
特開昭63-301534
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平3-182542
Applicant:富士通株式会社
-
特開平4-245462
-
特開平2-252248
-
フィルムキャリア半導体装置
Gazette classification:公開公報
Application number:特願平3-295326
Applicant:日本電気株式会社
Show all
Return to Previous Page