Pat
J-GLOBAL ID：200903041999855400

半導体装置

Inventor：
中里 真弓

About 中里 真弓


Applicant, Patent owner：
三洋電機株式会社

About 三洋電機株式会社


Agent (1)： 宮園 博一
Gazette classification：公開公報
Application number (International application number)：1999226974
Publication number (International publication number)：2001053272
Application date： Aug. 10, 1999
Publication date： Feb. 23, 2001
Summary：
【要約】【課題】実効容量の減少と、リーク電流の増大とを有効に防止することが可能な半導体装置を提供する。【解決手段】この半導体装置は、主表面を有するシリコン基板1と、そのシリコン基板1の主表面に形成された酸化を抑制するためのシリコン窒化層3と、そのシリコン窒化層3上に形成された高誘電率を有するタンタル酸化層4と、そのタンタル酸化層4上に形成されたゲート電極5とを備えている。
Claim (excerpt)：
主表面を有する半導体層と、前記半導体層の主表面に形成された酸化を抑制するための第1の絶縁層と、前記第1の絶縁層上に形成された高誘電率を有する金属酸化層からなる第2の絶縁層と、前記第2の絶縁層上に形成された電極層とを備えた、半導体装置。
IPC (3)：
H01L 29/78 ,  H01L 21/283 ,  H01L 29/786
FI (3)：
H01L 29/78 301 G ,  H01L 21/283 C ,  H01L 29/78 617 U
F-Term (48)：
4M104AA01 ,  4M104AA02 ,  4M104AA04 ,  4M104AA05 ,  4M104AA06 ,  4M104BB30 ,  4M104CC05 ,  4M104DD37 ,  4M104DD43 ,  4M104EE03 ,  4M104EE12 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104GG09 ,  4M104HH20 ,  5F040DA00 ,  5F040DC01 ,  5F040DC03 ,  5F040DC05 ,  5F040EC04 ,  5F040ED01 ,  5F040ED03 ,  5F040EJ03 ,  5F040EK01 ,  5F040FC15 ,  5F110AA06 ,  5F110AA30 ,  5F110CC02 ,  5F110EE01 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF21 ,  5F110FF26 ,  5F110FF29 ,  5F110FF32 ,  5F110FF36 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110HL03 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM