Pat
J-GLOBAL ID：200903085998826420

高誘電率金属酸化物を形成するための方法

Inventor：
バイカス・メイティ

About バイカス・メイティ

, 
フィリップ・ジェイ・トビン

About フィリップ・ジェイ・トビン

, 
ラマ・アイ・ヘッジ

About ラマ・アイ・ヘッジ

, 
ジーザス・キューラー

About ジーザス・キューラー


Applicant, Patent owner：
モトローラ・インコーポレイテッド

About モトローラ・インコーポレイテッド


Agent (1)： 池内 義明
Gazette classification：公開公報
Application number (International application number)：1998231210
Publication number (International publication number)：1999126902
Application date： Aug. 03, 1998
Publication date： May. 11, 1999
Summary：
【要約】【課題】 二酸化ケイ素層の支配的なキャパシタンス効果が最小化される金属ゲート構造を実現する。【解決手段】 金属ゲート(20)構造を形成するための方法は半導体基板(12)を提供することによって始まる。半導体基板(12)はトラップサイトを減少させるために清浄化される。およそ20オングストロームより薄い厚みを有する窒化層(14)が基板(12)上に形成される。この窒化層は基板界面での酸化物の形成を防ぎかつ3.9より大きい誘電率を有する。窒化層(14)の形成の後、おおよそ8.0より大きい誘電率値を有する金属酸化物層(16)が窒化層(14)上に形成される。金属ゲート(20)が窒化層の上に形成されそれによって残っている複合ゲート誘電体(14および16)はより大きな物理的厚みを有するが高性能の等価酸化物厚み(EOT)を有する。
Claim (excerpt)：
半導体装置を形成するための方法であって、表面を有する半導体基板(12)を提供する段階、前記半導体基板(12)の前記表面上に酸化バリア層(14)を形成する段階、前記酸化バリア層(14)の上に金属酸化物層(16)を形成する段階、および前記金属酸化物層(16)の上に横たわるゲート電極(20)を形成しかつ前記半導体基板(12)内にソースおよびドレイン電極(24)を形成する段階であって、前記ゲート電極(20)は複合ゲート誘電体層として前記金属酸化物層(16)および前記酸化バリア層(14)を用いてソースおよびドレイン電極(24)間の電流フローを制御するもの、を具備する前記方法。
IPC (3)：
H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/336
FI (3)：
H01L 29/78 301 G ,  H01L 21/28 301 D ,  H01L 29/78 301 L
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM