Pat
J-GLOBAL ID:200903042270471668

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小川 勝男 (外2名)
Gazette classification:公開公報
Application number (International application number):2000143424
Publication number (International publication number):2001028443
Application date: May. 11, 2000
Publication date: Jan. 30, 2001
Summary:
【要約】【課題】 本願発明はリーク電流の極めて低い電界効果型トランジスタを提供することである。本願発明の別な目的は優れた情報保持特性をもった半導体記憶装置を提供することである。更には、本願は新規な装置をリーク電流の極めて低い電界効果型トランジスタ、あるいは半導体記憶装置を簡便に製造する製造方法を提供するものである。【解決手段】 縦形に配置したショットキー接合に薄い絶縁膜を挟んだ接合により、ソース、ドレイン電極を形成し、ゲート電極により該接合にある絶縁膜のトンネルを制御せしめる構造にする。また、該ゲート電極は、縦形のチャネル両側に配置し、接合におよぼす電界効果を有効に働かせることができるようにすることで、オフ状態での接合リークを極めて低いものにすることができる。
Claim (excerpt):
第1の導電領域、第1の絶縁膜、第1の半導体領域、および第2の導電領域とを有する半導体領域と、前記第1の半導体領域に設けた第2の絶縁膜と、前記第2の絶縁膜の膜面に設けられた第3の導電領域と、を有することを特徴とする半導体装置。
IPC (4):
H01L 29/786 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 21/336
FI (5):
H01L 29/78 626 A ,  H01L 27/10 321 ,  H01L 29/78 613 B ,  H01L 29/78 622 ,  H01L 29/78 627 G
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page