自己整列形MOSトランジスタの製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：富田和子 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996215543
Publication number (International publication number)：1997181314
Application date： Aug. 15, 1996
Publication date： Jul. 11, 1997
Summary：

【要約】【課題】チャンネル領域にゲート電極を自己整列させると同時にゲート幅を最小化して、半導体装置を高集積化することのできるMOSトランジスタの製造方法を提供する【解決手段】チャンネル形成領域の上部が露出されるように第2開口部を形成する工程と、前面にポリシリコンを蒸着してこれをパターニングして第2開口部の内部だけポリシリコンを残存させ、これをゲート電極21に形成して、チャンネル領域とゲート電極21が自己整列されるようにする。これによりゲート電極20の幅を最小化することが実現できる。

Claim (excerpt)：

半導体基板(11)上にパット酸化膜(12)と窒化膜(13)を順に形成した後、上記窒化膜(13)とパット酸化膜(12)とをフォトリソグラフィを用いてパターニングして、チャンネル形成領域の上部が露出されるように第1開口部を形成する工程と、上記開口部(14)によって露出された半導体基板(11)を熱酸化して、厚い第1酸化膜(15)を形成した後、これを除去して第2開口部(16)を形成する工程と、上記第2開口部(16)を通じて露出された半導体基板(11)に第1導電型不純物を注入する工程と、上記露出された半導体基板(11)上にゲート酸化膜(17)を形成した後、前面にポリシリコン(18)を形成する工程と、上記ポリシリコン(18)を所定の厚さにエッチングして、上記窒化膜(13)の表面上に所定の厚さを残存させた後、これを熱酸化して第2酸化膜(19)を形成し、これを除去して第2開口部(16)に内部だけにポリシリコン(18)を残存させる工程と、上記ポリシリコン(18)の表面を熱酸化して、第3酸化膜(20)を形成する工程と、上記第3酸化膜(20)をエッチングマスクとして、上記窒化膜(13)を除去する工程と、上記第3酸化膜(20)とポリシリコン(18)をイオン注入マスクとして利用して、前面に第2導電型不純物をイオン注入する工程と、上記第3酸化膜(20)をエッチングマスクで利用して、第3酸化膜の幅より側面に突出したポリシリコン(18)の側面をエッチングして第3酸化膜(20)を除去してゲート電極(21)を定義する工程とを有することを特徴とする自己整列形MOSトランジスタの製造方法。

IPC (2)：

H01L 29/78 , H01L 21/336

FI (3)：

H01L 29/78 301 Y , H01L 29/78 301 G , H01L 29/78 301 P

Patent cited by the Patent：

Cited by examiner (5)

特開平2-098939
特開平4-350971
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平3-187527 Applicant：住友金属工業株式会社

Show all

Return to Previous Page