Pat
J-GLOBAL ID:200903043478538185
縦型MOSFETとその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
鈴木 章夫
Gazette classification:公開公報
Application number (International application number):2002121979
Publication number (International publication number):2003318396
Application date: Apr. 24, 2002
Publication date: Nov. 07, 2003
Summary:
【要約】【課題】 UMOSFETにおいて、Vtやソース抵抗を増大させずにセルサイズを小型化した縦型MOSFETとその製造方法を提供する。【解決手段】 半導体基板1に設けられたトレンチ型のゲート6,7,8で囲まれた領域にユニットセルが構成され、当該ユニットセル内にベース層9及びソース層10が形成され、当該ユニットセルの中央に基板の表面側からソース層及びベース層にわたってトレンチ型のコンタクト12,17が形成され、基板の表面にコンタクトにつながるソース電極18が形成され、基板の裏面にドレイン電極19が形成されているUMOSFETにおいて、コンタクトはベース層の不純物濃度のピーク深さと異なる深さに形成され、コンタクトの底部にはベースコンタクト層14が形成される。
Claim (excerpt):
半導体基板に設けられたトレンチ型のゲートで囲まれた領域にユニットセルが構成され、当該ユニットセル内にベース層及びソース層が形成され、当該ユニットセルの中央に基板の表面側から前記ソース層及びベース層にわたってトレンチ型のコンタクトが形成され、前記基板の表面に前記コンタクトにつながるソース電極が形成され、前記基板の裏面にドレイン電極が形成されている縦型MOSFETにおいて、前記コンタクトは前記ベース層の不純物濃度のピーク深さと異なる深さに形成され、かつ前記コンタクトの底部にベースコンタクト層が形成されていることを特徴とする縦型MOSFET。
IPC (8):
H01L 29/78 652
, H01L 29/78 653
, H01L 29/78
, H01L 21/28
, H01L 21/336
, H01L 29/417
, H01L 29/423
, H01L 29/49
FI (7):
H01L 29/78 652 M
, H01L 29/78 653 A
, H01L 29/78 653 B
, H01L 21/28 A
, H01L 29/50 M
, H01L 29/58 G
, H01L 29/78 658 A
F-Term (28):
4M104AA01
, 4M104BB01
, 4M104BB03
, 4M104BB14
, 4M104BB25
, 4M104BB40
, 4M104CC01
, 4M104CC05
, 4M104DD12
, 4M104DD16
, 4M104DD26
, 4M104DD37
, 4M104DD43
, 4M104DD55
, 4M104DD64
, 4M104DD65
, 4M104DD78
, 4M104DD84
, 4M104FF01
, 4M104FF17
, 4M104FF18
, 4M104FF22
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH12
, 4M104HH14
, 4M104HH15
Patent cited by the Patent:
Cited by examiner (5)
-
トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタを製造する方法
Gazette classification:公開公報
Application number:特願2000-327825
Applicant:フェアチャイルド・セミコンダクター・コーポレイション
-
半導体装置の製造法
Gazette classification:公開公報
Application number:特願平3-231469
Applicant:株式会社日立製作所
-
特開昭58-003242
-
電力用半導体素子およびその製造方法
Gazette classification:公開公報
Application number:特願2000-060480
Applicant:株式会社東芝
-
特開昭60-018930
Show all
Return to Previous Page