Pat
J-GLOBAL ID：200903043874330813

成膜方法および成膜装置、導体膜、半導体装置の製造方法

Inventor：
霜垣 幸浩

About 霜垣 幸浩

, 
河野 有美子

About 河野 有美子


Applicant, Patent owner：
東京エレクトロン株式会社

About 東京エレクトロン株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2002030059
Publication number (International publication number)：2003226972
Application date： Feb. 06, 2002
Publication date： Aug. 15, 2003
Summary：
【要約】【課題】 耐酸化性に優れたTiSiN系の導電膜を、CVD法により形成する。【解決手段】 Tiの気相原料と、Siの気相原料と、Nの気相原料とを供給することにより、TiとSiとNとを含む導電膜を被処理基板表面に形成する際に、前記被処理基板表面に前記Tiの気相原料と、前記Siの気相原料と、前記Nの気相原料とを同時に供給し、前記導電膜を成長させ、次いで前記被処理基板表面に前記Tiの気相原料と、前記Siの気相原料と、前記Nの気相原料とを、前記Tiの気相原料の流量が低減された状態で供給し、前記導電膜をさらに成長させ、前記二つの工程を繰り返す。
Claim (excerpt)：
Tiの気相原料と、Siの気相原料と、Nの気相原料とを供給することにより、TiとSiとNとを含む導電膜を被処理基板表面に形成する成膜方法において、前記被処理基板表面に前記Tiの気相原料と、前記Siの気相原料と、前記Nの気相原料とを同時に供給し、前記導電膜を成長させる第1の工程と、前記被処理基板表面に前記Tiの気相原料と、前記Siの気相原料と、前記Nの気相原料とを、前記Tiの気相原料の流量が低減した状態で供給し、前記導電膜をさらに成長させる第2の工程とよりなり、前記第1の工程と前記第2の工程とは交互に実行されることを特徴とする成膜方法。
IPC (6)：
C23C 16/42 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 21/8242 ,  H01L 27/105 ,  H01L 27/108
FI (6)：
C23C 16/42 ,  H01L 21/285 C ,  H01L 21/285 301 T ,  H01L 27/10 621 Z ,  H01L 27/10 651 ,  H01L 27/10 444 B
F-Term (37)：
4K030AA02 ,  4K030AA06 ,  4K030AA13 ,  4K030BA18 ,  4K030BA29 ,  4K030BA38 ,  4K030BA40 ,  4K030CA04 ,  4K030DA02 ,  4K030HA01 ,  4K030JA05 ,  4K030LA01 ,  4K030LA15 ,  4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104BB06 ,  4M104BB36 ,  4M104CC01 ,  4M104DD43 ,  4M104DD44 ,  4M104DD45 ,  4M104FF18 ,  4M104GG16 ,  4M104HH05 ,  4M104HH20 ,  5F083AD21 ,  5F083FR02 ,  5F083GA25 ,  5F083JA06 ,  5F083JA15 ,  5F083JA17 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083MA05 ,  5F083PR21
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM