Pat
J-GLOBAL ID：200903044038153482

半導体記憶装置及びその製造方法

Inventor：
福住 嘉晃

About 福住 嘉晃

, 
幸山 裕亮

About 幸山 裕亮


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1998089822
Publication number (International publication number)：1999289062
Application date： Apr. 02, 1998
Publication date： Oct. 19, 1999
Summary：
【要約】【課題】 データ保持用のキャパシタの電極面積を改善するキャパシタ構造を有する半導体記憶装置およびその製造方法を提供すること。【解決手段】 半導体基板(図示なし)上に、コンタクトプラグ3が形成された層間絶縁膜2を介してデータ保持用のキャパシタCが設けられる。このキャパシタCは、互いに表裏関係にある一方の面の形状が他方の面の形状に沿うように表面が凹凸状に加工された下部電極7と、この下部電極7の表面を覆うように設けられた誘電体膜8と、この誘電体膜8を介して下部電極7を覆うように設けられた上部電極とを有する。この下部電極7は、上端が開放した筒型に形成され、コンタクトプラグ3を介してセルトランジスタに接続される。
Claim (excerpt)：
データ保持用のキャパシタを有する半導体記憶装置において、前記キャパシタは、上端が開放した筒型に加工され、その表面が凹凸状に加工された下部電極と、この下部電極の内外面を覆うように設けられた誘電体膜と、この誘電体膜上であって前記下部電極の内外面に対向するように設けられた上部電極と、を有することを特徴とする半導体記憶装置。
IPC (2)：
H01L 27/108 ,  H01L 21/8242
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM