Pat
J-GLOBAL ID:200903044480849330

電界を使用して光硬化可能な組成物内にナノスケール・パターンを作製するための方法およびシステム

Inventor:
Applicant, Patent owner:
Agent (1): 山川 政樹
Gazette classification:公表公報
Application number (International application number):2004566379
Publication number (International publication number):2005520220
Application date: May. 16, 2002
Publication date: Jul. 07, 2005
Summary:
慎重に制御された電界と、それに続く重合可能な組成物の硬化を使用して、重合可能な組成物内で高解像度パターンを作成するための高スループット・リソグラフィ工程について述べる。この工程は、所望のパターンを含むテンプレートの使用を必要とする。このテンプレートは、基板上の重合可能な組成物に近付けられる。テンプレートと基板の間で慎重に制御された均一な間隙を維持している間に、テンプレートと基板の界面に外部電界が加えられる。これにより、重合可能な組成物は、テンプレートの隆起部分に引き付けられる。重合可能な組成物の粘度、電界の大きさ、テンプレートと基板の間の距離など、様々な工程パラメータを適切に選択することにより、液体内で形成される構造の解像度を、テンプレートの解像度に一致するように制御することができる。
Claim (excerpt):
基板上でパターン形成された構造を用意する方法であって、 前記基板の表面に重合可能な組成物を付着させ、 前記重合可能な組成物に近接して、少なくとも一部分が導電性であるテンプレートを位置決めし、 前記テンプレートに向かって前記重合可能な組成物の一部分を引き付ける静電気力を生み出す電界を前記テンプレートと前記基板の間に加えることを含む装置。
IPC (2):
G03F7/26 ,  H01L21/027
FI (2):
G03F7/26 ,  H01L21/30 502D
F-Term (7):
2H096AA25 ,  2H096AA30 ,  2H096BA05 ,  2H096EA02 ,  2H096EA18 ,  2H096EA30 ,  5F046AA28
Patent cited by the Patent:
Cited by applicant (2)
  • 文献4:Grant WillsonおよびMatt Colburnの「Step and Flash Imprint Lithography」という名称の米国特許出願第09/266,663号
  • 文献5:B. J. Choi、S. V. Sreenivasan、およびSteve Johnsonの「High Precision Orientation Alignment and Gap Control Stages for Imprint Lithography Processes」という名称の米国特許出願第09/698,317号
Cited by examiner (6)
Show all

Return to Previous Page