Pat
J-GLOBAL ID:200903045435929850
半導体装置の製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
伊東 忠彦
Gazette classification:公開公報
Application number (International application number):2002178930
Publication number (International publication number):2004022991
Application date: Jun. 19, 2002
Publication date: Jan. 22, 2004
Summary:
【課題】高誘電体ゲート絶縁膜を形成する際に、シリコン基板との界面に形成されるベース酸化膜の増膜を抑制する。【解決手段】Siと酸素を含む絶縁膜を形成されたシリコン酸化膜上に、有機金属原料を使った化学気相堆積法により、金属酸化物膜を、前記金属酸化膜が堆積直後の状態において結晶質となるように堆積する。【選択図】 図7
Claim (excerpt):
シリコン基板上に、Siと酸素を含む絶縁膜を形成する工程と、
前記絶縁膜上に、有機金属原料を使った化学気相堆積法により、金属酸化物膜を堆積する工程とを含む半導体装置の製造方法において、
前記金属酸化膜を堆積する工程は、前記金属酸化膜が堆積直後の状態において結晶質となるように実行されることを特徴とする半導体装置の製造方法。
IPC (3):
H01L21/316
, C23C16/40
, H01L29/78
FI (3):
H01L21/316 X
, C23C16/40
, H01L29/78 301G
F-Term (32):
4K030AA11
, 4K030AA14
, 4K030BA01
, 4K030BA42
, 4K030BA44
, 4K030CA04
, 4K030CA12
, 4K030FA10
, 4K030JA06
, 4K030JA10
, 4K030KA24
, 5F058BC03
, 5F058BF06
, 5F058BG02
, 5F058BH04
, 5F058BJ10
, 5F140AA01
, 5F140AA24
, 5F140AA39
, 5F140BA01
, 5F140BD01
, 5F140BD05
, 5F140BD09
, 5F140BD11
, 5F140BE07
, 5F140BE10
, 5F140BE16
, 5F140BE17
, 5F140BF01
, 5F140BF04
, 5F140BG27
, 5F140BK13
Patent cited by the Patent:
Cited by examiner (3)
-
成膜方法
Gazette classification:公開公報
Application number:特願2000-364056
Applicant:日本電気株式会社
-
基板処理装置および処理方法
Gazette classification:公開公報
Application number:特願2001-244730
Applicant:東京エレクトロン株式会社, 株式会社ケミトロニクス
-
半導体装置の製造方法、基板処理装置および基板処理システム
Gazette classification:公開公報
Application number:特願2001-017620
Applicant:東京エレクトロン株式会社
Return to Previous Page