Pat
J-GLOBAL ID：200903045640815603

電界効果トランジスタおよびその製造方法

Inventor：
河野 純子

About 河野 純子


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 岩佐 義幸
Gazette classification：公開公報
Application number (International application number)：1998220082
Publication number (International publication number)：2000058560
Application date： Aug. 04, 1998
Publication date： Feb. 25, 2000
Summary：
【要約】【課題】 ばらつくことなく高い信頼性を確保して高出力電流を保ちつつ、ゲート-ドレイン耐圧を向上させることができる電界効果トランジスタおよびその製造方法を提供する。【解決手段】 ゲート-ドレイン電極間の素子表面を部分的に酸化して表面酸化層20を設けた。チャネル層13の上に、ソース電極14、ドレイン電極15及びゲート電極16を形成した後、ゲート-ドレイン電極間の下の空乏層のみを広げる空乏層拡大処理を行う。
Claim (excerpt)：
ゲート-ドレイン電極間の素子表面を部分的に酸化して表面酸化層を設けたことを特徴とする電界効果トランジスタ。
IPC (3)：
H01L 21/338 ,  H01L 29/812 ,  H01L 21/318
FI (2)：
H01L 29/80 Q ,  H01L 21/318 M
F-Term (15)：
5F058BD04 ,  5F058BD10 ,  5F058BF02 ,  5F058BH12 ,  5F058BH13 ,  5F058BJ04 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GJ05 ,  5F102GR04 ,  5F102GR13 ,  5F102GS09 ,  5F102GV05 ,  5F102HC15
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM