Pat
J-GLOBAL ID:200903046038697892

半導体装置の実装方法

Inventor:
Applicant, Patent owner:
Agent (1): 杉村 次郎
Gazette classification:公開公報
Application number (International application number):1998112853
Publication number (International publication number):1998313016
Application date: Apr. 17, 1995
Publication date: Nov. 24, 1998
Summary:
【要約】【課題】 回路基板上に実装する半導体チップの封止を実装前に行うことにより、封止を実装後に行った場合の問題点を解決する。【解決手段】 上面に突起電極12が設けられたウェーハ11の上面にスピンコートにより樹脂封止膜16を突起電極12の上部が突出するように被覆させる。次に、樹脂封止膜16を加熱して硬化させる。次に、ウェーハ11をダイシングストリート13に沿ってダイシングして個々のチップに分割すると、図2において一部を拡大して示すような半導体装置17が得られる。次に、このようにして得られた半導体装置17を回路基板上に実装する。
Claim (excerpt):
一の面に突起電極が設けられたウェーハの一の面に樹脂封止膜を前記突起電極の上部が突出するように被覆し、次いで前記樹脂封止膜を加熱して硬化させ、次いで前記ウェーハをダイシングして個々のチップに分割し、次いでこのチップからなる半導体装置を前記突起電極を介して回路基板上に実装することを特徴とする半導体装置の実装方法。
IPC (4):
H01L 21/56 ,  H01L 21/60 311 ,  H01L 23/29 ,  H01L 23/31
FI (3):
H01L 21/56 E ,  H01L 21/60 311 Q ,  H01L 23/30 D
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page