Pat

J-GLOBAL ID：200903046130385430

半導体デバイスにおける下層の導電性プラグ及びコンタクトに対する導電性バリア層の接着を強化する方法

Inventor： スチーブン アール、ギルバート ,  スコット アール、サマーフェルト ,  ルイギ コロンボ
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド ,  アジレント テクノロジーズ インコーポレイテッド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000391460
Publication number (International publication number)：2001217400
Application date： Dec. 22, 2000
Publication date： Aug. 10, 2001
Summary：

【要約】【課題】 半導体デバイスを形成する誘電体層上に導電性バリア層を形成する方法を提供する。【解決手段】 前記方法は、上面と底面と前記上面から前記裏面に延伸する開口とを有する誘電体層(図7dの112)であって、その誘電体層の上面とほぼ同一平面の上面を有する導電性プラグ(図7dの704)を含む前記誘電体層を設ける工程と、アルゴン、窒素、水素、CH4及びこれらの任意の組み合わせからなるグループから選択されたガスに前記誘電体層の前記上面と前記導電性プラグの前記上面とをさらし、前記ガスは高温の雰囲気又はプラズマ中に含まれる工程と、前記誘電体層及び前記導電性プラグの前記上面をさらす前記工程後に前記誘電体層及び前記導電性プラグの前記上面上に前記導電性バリア層を形成する工程とを含む。

Claim (excerpt)：

誘電体層上に導電性バリア層を形成する方法において、上面と底面と前記上面から前記裏面に延伸する開口とを有する誘電体層であって、その誘電体層の上面とほぼ同一平面の上面を有する導電性プラグを含む前記誘電体層を設ける工程と、アルゴン、窒素、水素、CH4、及びこれらの任意の組み合わせからなるグループから選択されたガスに前記誘電体層の前記上面と前記導電性プラグの前記上面とをさらし、前記ガスは高温の雰囲気又はプラズマ中に含まれる工程と、前記高温の雰囲気又は前記プラズマ中に含まれた前記ガスに前記誘電体層の前記上面と前記導電性プラグの前記上面とをさらす前記工程後に、前記誘電体層の前記上面及び前記導電性プラグの前記上面上に前記導電性バリア層を形成する工程とを含む方法。

Patent cited by the Patent：

Cited by examiner (4)

• 不揮発性半導体メモリ素子の製造方法
  Gazette classification：公開公報   Application number：特願平8-105421   Applicant：シャープ株式会社
• 半導体の障壁層の製造方法及び障壁層を備えた半導体素子
  Gazette classification：公開公報   Application number：特願平10-196555   Applicant：シーメンス・アクチェンゲゼルシャフト
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平8-130659   Applicant：松下電器産業株式会社
• 配線形成方法
  Gazette classification：公開公報   Application number：特願平4-078346   Applicant：ソニー株式会社