Pat
J-GLOBAL ID:200903046158204326

半導体装置、その製造方法および部品の実装方法

Inventor:
Applicant, Patent owner:
Agent (1): 佐藤 隆久
Gazette classification:公開公報
Application number (International application number):1998275925
Publication number (International publication number):2000114413
Application date: Sep. 29, 1998
Publication date: Apr. 21, 2000
Summary:
【要約】【課題】フリップチップ実装を、寄生インダクタンス等が小さく放熱および接地が容易で、特性および信頼性が高く、かつ低コストに行う。【解決手段】配線層4a,4bを一方の主面に有するパッケージ用基板42と、内部端子体8を介して配線層4a,4bと電気的に接続され、素子形成面がパッケージ用基板42との間に空隙をおいて対向する半導体チップ10と、半導体チップ10の素子形成面と反対側の裏面に導電性接続層14を介し接続され、パッケージ用基板42と対向する導電板16とを有する。半導体チップ10は、パッケージ用基板42と導電板16との対向スペース内で周回方向に形成された樹脂18内に封入されている。パッケージ用基板42の一方の主面に、前記空隙をパッケージ用基板42の厚さ方向に拡長する凹部42aが設けられている。
Claim (excerpt):
配線層を一方の主面に有するパッケージ用基板と、内部端子体を介して前記パッケージ用基板の配線層と電気的に接続され、素子形成面が前記パッケージ用基板との間に空隙をおいて対向する半導体チップと、当該半導体チップの素子形成面と反対側の裏面に導電性接着層を介し接続され、前記パッケージ用基板と対向する導電板とを有し、前記半導体チップは、前記パッケージ用基板と前記導電板との対向スペース内で周回方向に形成された樹脂内に封入されている半導体装置。
IPC (3):
H01L 23/12 ,  H01L 21/60 311 ,  H01L 23/34
FI (3):
H01L 23/12 L ,  H01L 21/60 311 Q ,  H01L 23/34 A
F-Term (12):
4M105AA01 ,  4M105AA16 ,  4M105BB01 ,  4M105GG10 ,  4M105GG18 ,  5F036AA01 ,  5F036BB01 ,  5F036BB08 ,  5F036BB21 ,  5F036BC06 ,  5F036BE01 ,  5F036BE09
Patent cited by the Patent:
Cited by examiner (7)
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平6-235526   Applicant:新光電気工業株式会社
  • フリップチップの製造方法
    Gazette classification:公開公報   Application number:特願平8-217306   Applicant:日本電気株式会社
  • 特開昭60-213048
Show all

Return to Previous Page