Pat
J-GLOBAL ID:200903046261012044
パッキング密度の高い電子放出デバイスの構造及び製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
大島 陽一 (外1名)
Gazette classification:公表公報
Application number (International application number):1995508713
Publication number (International publication number):1997504900
Application date: Sep. 08, 1994
Publication date: May. 13, 1997
Summary:
【要約】フラットパネル型ディスプレイに適する面積方向配列型電子エミッタにおける電子放出性素子が、高いパッキング密度で製造される。電子放出性素子にはさまざまな形状、例えば、フィラメント型(30A、30B、30/88D1)、コーン型(1181、142D)、及びコーントップペデスタル型(92/1021)のものがある。エミッタは、構造の支持をなす基板(20)を有するのが一般的である。平行な複数のラインをなす形状にパターニングされた下側非絶縁性領域(22)が、基板である絶縁性材料の上に形成される。電子放出性フィラメント(30A、30B、30/88D1)は、下側非絶縁性領域の上に設けられた絶縁性層(24)の中に延びる孔(281)の中に形成される。典型的には、パターニングされた非絶縁性ゲート層(34B、40B、46B)が絶縁性層の上に設けられて、ゲート制御式デバイスを形成する。好ましくは、荷電粒子トラック(261、40A1/50B1)を用いて電子放出機構の位置を画定する。荷電粒子トラックを用いることによって、電子放出機構を極めて小さなものとし、互いの間隔を近接させて配置することが可能となる。
Claim (excerpt):
基板の電気的絶縁性材料の上に配置された概ね平行な一群のラインを含むパターニングされた下側電気的非絶縁性領域の上に電気的に絶縁性の層が形成され、複数の孔が前記絶縁性層を貫通して前記非絶縁性領域まで延在する構造を生成する過程と、 電気的に非絶縁性のフィラメント材料を前記孔の中に導入して、それらの中に対応する電子放出性フィラメントを形成し、かつ各フィラメントの下端が前記非絶縁性領域に接するようにする過程とを含むことを特徴とする方法。
IPC (3):
H01J 9/02
, H01J 1/30
, H01J 31/12
FI (3):
H01J 9/02 B
, H01J 1/30 B
, H01J 31/12 C
Patent cited by the Patent:
Cited by examiner (9)
-
特開平1-149351
-
電界放出素子
Gazette classification:公開公報
Application number:特願平3-276233
Applicant:双葉電子工業株式会社
-
特開平1-300558
-
特開平4-359831
-
結晶ホイスカの制御成長方法と、該方法の尖頭超小型カソード製造への応用
Gazette classification:公開公報
Application number:特願平3-053380
Applicant:トムソン-セーエスエフ
-
特開平3-182029
-
電子放出素子及びその製造方法
Gazette classification:公開公報
Application number:特願平4-015629
Applicant:株式会社リコー
-
電界放射素子の製造方法
Gazette classification:公開公報
Application number:特願平4-010044
Applicant:三菱電機株式会社
-
特開昭51-097971
Show all
Return to Previous Page