Pat
J-GLOBAL ID：200903046356681121

半導体磁気抵抗素子およびその設計方法

Inventor：
山田 哲史

About 山田 哲史

, 
後藤 広将

About 後藤 広将


Applicant, Patent owner：
旭化成エレクトロニクス株式会社

About 旭化成エレクトロニクス株式会社


Agent (1)： 谷 義一
Gazette classification：公開公報
Application number (International application number)：2007225806
Publication number (International publication number)：2009059892
Application date： Aug. 31, 2007
Publication date： Mar. 19, 2009
Summary：
【課題】磁気抵抗素子の長さ方向、すなわち電極間方向と直交する方向の半導体動作層の幅Wを小さくしても、従来の大きな幅Wと同程度の高い磁気抵抗変化率を実現すること。【解決手段】基板上に形成された薄膜状半導体動作層と、半導体動作層上の少なくとも2つの端部に配置された入出力電極と、入出力電極間の半導体動作層上で、入出力電極間に延在する半導体層の延在方向と直角方向に延在する形で、半導体層の延在方向に一定間隔をおいて、配置された複数の短絡電極とを有する半導体磁気抵抗素子において、入出力電極間に延在する半導体層の延在方向と直角方向の半導体動作層の幅が60μm以下、短絡電極の、半導体層の延在方向の長さが5μm以下、半導体動作層の幅をW、一定間隔の複数の短絡電極間の距離をLとしたとき、LとWの比であるL/Wが0.3以下とする。ここで、L/Wが0.1以上、短絡電極の長さが2μm以上であることが好ましい。【選択図】図4
Claim (excerpt)：
基板上に形成された薄膜状半導体動作層と、 当該半導体動作層上の少なくとも2つの端部に配置された入出力電極と、 当該入出力電極間の前記半導体動作層上で、前記入出力電極間に延在する前記半導体層の延在方向と直角方向に延在する形で、前記半導体層の前記延在方向に一定間隔をおいて、配置された複数の短絡電極と を有する半導体磁気抵抗素子において、 前記入出力電極間に延在する前記半導体層の延在方向と直角方向の前記半導体動作層の幅が60μm以下であり、 前記短絡電極の、前記半導体層の延在方向の長さが5μm以下であり、 前記半導体動作層の前記幅をW、前記一定間隔の複数の短絡電極間の距離をLとしたとき、LとWの比であるL/Wが0.3以下であることを特徴とする半導体磁気抵抗素子。
IPC (2)：
H01L 43/08 ,  G01R 33/09
FI (2)：
H01L43/08 S ,  G01R33/06 R
F-Term (19)：
2G017AD55 ,  2G017AD56 ,  2G017AD61 ,  2G017AD65 ,  5F092AA12 ,  5F092AB01 ,  5F092AC04 ,  5F092BB04 ,  5F092BB05 ,  5F092BB11 ,  5F092BB12 ,  5F092BB46 ,  5F092BB53 ,  5F092BB55 ,  5F092BC18 ,  5F092BC42 ,  5F092CA02 ,  5F092CA06 ,  5F092GA03
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM