Pat
J-GLOBAL ID:200903046581876411

電子装置

Inventor:
Applicant, Patent owner:
Agent (4): 小谷 悦司 ,  伊藤 孝夫 ,  樋口 次郎 ,  櫻井 智
Gazette classification:公表公報
Application number (International application number):2004559888
Publication number (International publication number):2006510210
Application date: Dec. 12, 2003
Publication date: Mar. 23, 2006
Summary:
多層構造の電子装置を形成する方法であって、横に延びる第1層に断面を規定するステップと、前記第1層の最上部に少なくとも1つの非平坦層を堆積させて、該非平坦層の表面の断面が前記横に延びる第1層の断面と同じにするステップと、前記非平坦層の最上部に少なくとも1つの追加層のパターンを堆積させて、該追加層の横位置が前記非平坦層の断面の形状によって規定されて該追加層が前記第1層の断面と外側で整合するステップとを備える。
Claim (excerpt):
多層構造の電子装置を形成する方法であって、 横に延びる第1層に断面を規定するステップと、 前記第1層の最上部に少なくとも1つの非平坦層を堆積させて、該非平坦層の表面の断面が前記横に延びる第1層の断面と同じにするステップと、 前記非平坦層の最上部に少なくとも1つの追加層のパターンを堆積させて、該追加層の横位置が前記非平坦層の断面の形状によって規定されて該追加層が前記第1層の断面と外側で整合するステップとを備える方法。
IPC (6):
H01L 21/336 ,  H01L 29/786 ,  H01L 21/28 ,  H01L 29/78 ,  H01L 29/12 ,  H01L 51/05
FI (9):
H01L29/78 627C ,  H01L21/28 301B ,  H01L29/78 652T ,  H01L29/78 653B ,  H01L29/78 616K ,  H01L29/78 617J ,  H01L29/78 618B ,  H01L29/78 626A ,  H01L29/28
F-Term (50):
4M104AA08 ,  4M104AA09 ,  4M104AA10 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104DD22 ,  4M104DD28 ,  4M104DD51 ,  4M104EE03 ,  4M104EE18 ,  4M104FF01 ,  4M104FF06 ,  4M104GG08 ,  4M104GG19 ,  5F110AA01 ,  5F110AA02 ,  5F110BB01 ,  5F110BB03 ,  5F110BB05 ,  5F110CC03 ,  5F110CC05 ,  5F110CC09 ,  5F110DD01 ,  5F110DD02 ,  5F110DD12 ,  5F110DD21 ,  5F110DD24 ,  5F110EE01 ,  5F110EE47 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF27 ,  5F110GG02 ,  5F110GG04 ,  5F110GG05 ,  5F110GG06 ,  5F110GG22 ,  5F110GG25 ,  5F110GG28 ,  5F110GG42 ,  5F110GG45 ,  5F110HK01 ,  5F110HK02 ,  5F110HK32 ,  5F110HK41 ,  5F110HM12 ,  5F110NN72 ,  5F110QQ11
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page