Pat

J-GLOBAL ID：200903046612408942

半導体装置及びその製造方法

Inventor： 井野 恒洋 ,  福島 伸 ,  西山 彰 ,  西川 幸江
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：2002030791
Publication number (International publication number)：2003234471
Application date： Feb. 07, 2002
Publication date： Aug. 22, 2003
Summary：

【要約】【課題】 半導体基板とゲート絶縁膜の界面部分に、混入元素の濃度を高めた層を作製することでゲート絶縁膜の実効誘電率を高め、ゲート絶縁膜として必要な物理膜厚を低減することを目的とする。【解決手段】 半導体基板14と、半導体基板14上に形成されたアモルファスSi<SB>1-y</SB>M<SB>y</SB>O<SB>2</SB>(0.1≦y≦1 MはZr、Hf、Y、Sc、La、Ce、Pr、Nd、Sm、Eu、Ge、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか一種類以上から選ばれる金属)からなる第1のゲート絶縁膜13と、第1のゲート絶縁膜13上に形成されたアモルファスSi<SB>1-x</SB>M<SB>x</SB>O<SB>2</SB>(0<x≦0.5かつx<y MはZr、Hf、Y、Sc、La、Ce、Pr、Nd、Sm、Eu、Ge、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか一種類以上から選ばれる金属)からなる第2のゲート絶縁膜12と、第2のゲート絶縁膜12上に形成されたゲート電極11とを具備することを特徴とする半導体装置。

Claim (excerpt)：

半導体基板と、前記半導体基板上に形成されたアモルファスSi<SB>1-y</SB>M<SB>y</SB>O<SB>2</SB>(0.1≦y≦1 MはZr、Hf、Y、Sc、La、Ce、Pr、Nd、Sm、Eu、Ge、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか一種類以上から選ばれる金属)からなる第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成されたアモルファスSi<SB>1-x</SB>M<SB>x</SB>O<SB>2</SB>(0<x≦0.5かつx<y MはZr、Hf、Y、Sc、La、Ce、Pr、Nd、Sm、Eu、Ge、Tb、Dy、Ho、Er、Tm、Yb、Luのいずれか一種類以上から選ばれる金属)からなる第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に形成されたゲート電極とを具備することを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/316

FI (2)：

H01L 21/316 X ,  H01L 29/78 301 G

F-Term (28)：

5F058BA06 ,  5F058BA20 ,  5F058BC02 ,  5F058BC03 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BF02 ,  5F058BF22 ,  5F058BF25 ,  5F058BF27 ,  5F058BF29 ,  5F058BJ01 ,  5F058BJ10 ,  5F140AA21 ,  5F140AA24 ,  5F140AA39 ,  5F140BA01 ,  5F140BD01 ,  5F140BD04 ,  5F140BD13 ,  5F140BD15 ,  5F140BE02 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF07 ,  5F140BG30

Patent cited by the Patent：

Cited by applicant (3)

• 高誘電率シリケート・ゲート誘電体
  Gazette classification：公開公報   Application number：特願平10-242453   Applicant：テキサスインスツルメンツインコーポレイテツド
• 誘電体膜の形成方法
  Gazette classification：公開公報   Application number：特願2000-095818   Applicant：東京エレクトロン株式会社
• 特開昭58-220457