Pat

J-GLOBAL ID：200903046634893810

半導体昇圧回路

Inventor： 澤田 喜久三
Applicant, Patent owner： 新日本製鐵株式会社
Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1994104673
Publication number (International publication number)：1995298607
Application date： Apr. 20, 1994
Publication date： Nov. 10, 1995
Summary：

【要約】【目的】 基板効果に起因した昇圧能力の低下を防止する。【構成】 トランジスタQ1 〜Q9 の基板部を互いに電気的に分離するとともに、それらの基板部を夫々のトランジスタQ1 〜Q9 のソース端子N3 〜N12に接続し、各基板部を各トランジスタQ1 〜Q9 のソース電位に固定して、基板効果によるトランジスタQ1 〜Q9 のしきい値電圧の上昇を抑制する。

Claim (excerpt)：

各段が、第1のMOSトランジスタと、前記第1のMOSトランジスタのドレイン端子に一端が接続された第1のキャパシタンスとを備え、前記第1のMOSトランジスタが縦列接続されることによって各段が接続されており、各段における前記第1のMOSトランジスタのソース端子と基板部とが互いに電気的に接続され、前記基板部が他段の前記第1のMOSトランジスタの基板部と電気的に絶縁されていることを特徴とする半導体昇圧回路。

IPC (3)：

H02M 3/07 ,  G11C 16/06 ,  H01L 27/10 481

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-046162
  
• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平4-126002   Applicant：株式会社東芝
• 電圧昇圧回路
  Gazette classification：公開公報   Application number：特願平4-251234   Applicant：富士通株式会社
• 特開昭62-239857