Pat

J-GLOBAL ID：200903047236553029

半導体素子

Inventor： 西林 良樹 ,  富川 唯司 ,  鹿田 真一
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 長谷川 芳樹 (外4名)
Gazette classification：公開公報
Application number (International application number)：1993216286
Publication number (International publication number)：1994209014
Application date： Aug. 31, 1993
Publication date： Jul. 26, 1994
Summary：

【要約】【目的】 ダイヤモンド半導体の特性を生かしつつ、良好なトランジスタ特性を有するMISFETタイプの半導体素子を提供する。【構成】 絶縁性ダイヤモンドの基板101上にp型半導体ダイヤモンドの層110を有し、且つ、このp型ダイヤモンド層110上にドレイン電極120aと、ソース電極120bと、ゲート電極130とを有するFET。上記ゲート電極130の下には、窒素原子等のn型ドーパントがドープされた介在領域140が設けられている。

Claim (excerpt)：

基板上にソース電極とドレイン電極とを有し、これらの電極の間のチャネル領域がp型ダイヤモンドを主成分とし、且つ、該チャネル領域とゲート電極との間に、少なくともn型ドーパントがドーピングされたダイヤモンドからなる介在領域が設けられていることを特徴とする半導体素子。

IPC (4)：

H01L 21/337 ,  H01L 29/808 ,  H01L 29/784 ,  H01L 29/804

FI (3)：

H01L 29/80 C ,  H01L 29/78 311 B ,  H01L 29/80 A

Patent cited by the Patent：

Cited by examiner (2)

• 電界効果型トランジスタ
  Gazette classification：公開公報   Application number：特願平3-180899   Applicant：住友電気工業株式会社
• ダイヤモンドFETの製造方法
  Gazette classification：公開公報   Application number：特願平3-180898   Applicant：住友電気工業株式会社