Pat
J-GLOBAL ID：200903047758229728

横型IGBT

Inventor：
中川 明夫

About 中川 明夫

, 
末代 知子

About 末代 知子

, 
舟木 英之

About 舟木 英之


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996213710
Publication number (International publication number)：1997121046
Application date： Aug. 13, 1996
Publication date： May. 06, 1997
Summary：
【要約】【課題】横型IGBTの電流密度を高くする。【解決手段】第1のn型ソース層13とn型ドリフト層4とで挟まれた第1のp型ベース層11上、ならびに第1のp型ベース層11に面した側の第2のn型ソース層15とn型ドリフト層4とで挟まれた第2のp型ベース層14上にゲート酸化膜19を介してサブゲート電極20が配設される。第1のp型ベース層11と反対側の第2のn型ソース層15とn型ドリフト層4とで挟まれた第2のp型ベース層14上にゲート酸化膜17を介してメインゲート電極18が配設される。この結果、3つのn型MOSFETが構成され、第1のp型ベース層11内には1つのn型チャネル、第2のp型ベース層14内には2つのn型チャネルが形成可能となる。計3個のチャネルが形成できるので、チャネル幅が実効的に広くなり、電流密度が高くなる。ドリフト方向における第2のp型ベース層14の長さは10μm以下である。
Claim (excerpt)：
絶縁膜上に配設された高抵抗の半導体活性層を用いて形成された第1導電型のドリフト層と、前記ドリフト層の表面内に形成された第2導電型のドレイン層と、前記ドリフト層の表面内に形成された第2導電型のベース層と、前記ベース層の表面内に形成された第1導電型のソース層と、前記ドレイン層にコンタクトするドレイン電極と、前記ソース層及び前記ベース層にコンタクトするソース電極と、前記ソース層と前記ドリフト層とで挟まれた、前記ドレイン層側に位置する前記ベース層の表面に対してゲート絶縁膜を介して対向するメインゲート電極と、を具備する横型IGBTにおいて、前記ベース層が、前記ドリフト層の一部である介在部分を挟んで対向する第1及び第2部分を有することと、前記ソース層が、前記ベース層の前記第1部分の表面内に形成された第1部分と、前記ベース層の前記第2部分の表面内に形成された第2部分と、を有することと、前記ソース層の前記第1部分と前記介在部分とで挟まれた前記ベース層の前記第1部分の表面と、前記ソース層の前記第2部分と前記介在部分とで挟まれた前記ベース層の前記第2部分の表面と、に対してゲート絶縁膜を介して対向するようにサブゲート電極が配設されることと、前記ドレイン層と前記ソース層とを結ぶ支配的な第1方向に沿った、前記ドレイン層と前記介在部分との間における前記ベース層の長さが10μm以下であることと、を特徴とする横型IGBT。
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM