半導体ウエハおよび半導体装置の製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：碓氷裕彦
Gazette classification：公開公報
Application number (International application number)：1997183522
Publication number (International publication number)：1998083986
Application date： Jul. 09, 1997
Publication date： Mar. 31, 1998
Summary：

【要約】【課題】フォトリソグラフィ処理でサイドリンス処理を行う場合でも、トレンチエッチング時にブラックシリコンが発生しないようにする。【解決手段】貼り合せSOIウエハ11の第1および第2のシリコンウエハ12および14間に介在される埋め込み酸化膜13において、その外周部がエッチング防止用酸化膜13aとして機能すべくその膜厚を所定厚さ寸法Dsio 以上となるようにして形成しておく。トレンチエッチングのマスク用酸化膜15に開口部15aを形成する際のレジスト塗布工程においてサイドリンス処理を実施すると、開口部15a形成時に外周部の酸化膜15もエッチングされる。そのオーバエッチングにより酸化膜13aが膜厚d1エッチングされる。トレンチエッチング時にも酸化膜13aが膜厚d2だけエッチングされる。そこで、エッチング防止用酸化膜13aの膜厚Dsio の寸法を上記膜厚d1+d2以上となるように設定すれば、最終段階で酸化膜13aが残存するのでブラックシリコンの発生を防止できる。

Claim (excerpt)：

ドライエッチングにより深溝あるいは深孔が形成される半導体ウエハであって、前記ドライエッチングの間、前記深溝あるいは深孔の形成領域以外の領域において半導体領域が露出するのを防止されたことを特徴とする半導体ウエハ。

IPC (5)：

H01L 21/3065 , H01L 21/76 , H01L 27/04 , H01L 21/822 , H01L 27/12

FI (4)：

H01L 21/302 J , H01L 27/12 B , H01L 21/76 L , H01L 27/04 C

Patent cited by the Patent：

Cited by examiner (6)

半導体基板の製造方法
Gazette classification：公開公報 Application number：特願平4-307418 Applicant：富士通株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平3-265047 Applicant：日本電装株式会社
特開昭61-141171

Show all

Return to Previous Page