ゲート誘電体膜が適用される半導体素子の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：三枝英二 (外8名)
Gazette classification：公開公報
Application number (International application number)：2000389904
Publication number (International publication number)：2001237424
Application date： Dec. 22, 2000
Publication date： Aug. 31, 2001
Summary：

【要約】【課題】高誘電体物質をゲート誘電体膜として使用する高速高密度論理素子及び1G DRAM級以上の超高集積素子に適用するゲート誘電体膜の誘電率を高めると共に漏洩電流特性を改善することのできる、ゲート誘電体膜が適用される半導体素子の製造方法を提供すること。【解決手段】本発明に係るゲート誘電体膜が適用される半導体素子の製造方法は、半導体基板上にTi<SB>1-X</SB>Al<SB>X</SB>N膜(0<X<1)を蒸着する段階と、前記Ti<SB>1-X</SB>Al<SB>X</SB>N膜を酸化工程によって酸化させて(Al<SB>2</SB>O<SB>3</SB>)<SB>X</SB>-(TiO<SB>2</SB>)<SB>1-X</SB>ゲート誘電体膜を形成する段階と、前記(Al<SB>2</SB>O<SB>3</SB>)<SB>X</SB>-(TiO<SB>2</SB>)<SB>1-X</SB>ゲート誘電体膜上にゲート電極を形成する段階とを含んでなることを特徴とする。

Claim (excerpt)：

半導体基板上にTi<SB>1-X</SB>Al<SB>X</SB>N膜(0<X<1)を蒸着する段階と、前記Ti<SB>1-X</SB>Al<SB>X</SB>N膜を酸化工程によって酸化させて(Al<SB>2</SB>O<SB>3</SB>)<SB>X</SB>-(TiO<SB>2</SB>)<SB>1-X</SB>ゲート誘電体膜を形成する段階と、前記(Al<SB>2</SB>O<SB>3</SB>)<SB>X</SB>-(TiO<SB>2</SB>)<SB>1-X</SB>ゲート誘電体膜上にゲート電極を形成する段階とを含んでなることを特徴とする半導体素子の製造方法。

IPC (4)：

H01L 29/78 , C23C 14/06 , C23C 16/34 , H01L 21/316

FI (4)：

C23C 14/06 A , C23C 16/34 , H01L 21/316 C , H01L 29/78 301 G

Patent cited by the Patent：

Cited by examiner (9)

特開昭63-002363
ド-プされた金属酸化物誘電体材料を有する電子部品及びド-プされた金属酸化物誘電体材料を有する電子部品の作製プロセス
Gazette classification：公開公報 Application number：特願平11-065742 Applicant：ルーセントテクノロジーズインコーポレーテッド
高誘電酸化膜の形成方法
Gazette classification：公開公報 Application number：特願平9-334552 Applicant：ソニー株式会社

Show all

Return to Previous Page