Pat
J-GLOBAL ID:200903049120205220

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 野河 信太郎
Gazette classification:公開公報
Application number (International application number):2000193001
Publication number (International publication number):2002016135
Application date: Jun. 27, 2000
Publication date: Jan. 18, 2002
Summary:
【要約】 (修正有)【課題】 低誘電率の層間絶縁膜を形成することによって配線層間容量及び同一層配線間容量の低減を図り、簡便な方法により高速動作を実現することができる半導体装置の製造方法を提供することを目的とする。【解決手段】 配線形成工程において、誘電率が4未満の窒化ホウ素膜7,9,11からなる層間絶縁膜を形成する半導体装置の製造方法。
Claim (excerpt):
配線形成工程において、誘電率が4未満の窒化ホウ素膜からなる層間絶縁膜を形成することを特徴とする半導体装置の製造方法。
IPC (2):
H01L 21/768 ,  H01L 21/318
FI (3):
H01L 21/318 B ,  H01L 21/90 K ,  H01L 21/90 S
F-Term (66):
5F033GG01 ,  5F033GG02 ,  5F033HH07 ,  5F033HH11 ,  5F033HH12 ,  5F033HH21 ,  5F033HH25 ,  5F033HH33 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ25 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK07 ,  5F033KK11 ,  5F033KK12 ,  5F033KK21 ,  5F033KK25 ,  5F033KK33 ,  5F033MM02 ,  5F033MM13 ,  5F033PP06 ,  5F033PP14 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ19 ,  5F033QQ23 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR11 ,  5F033RR12 ,  5F033RR15 ,  5F033RR21 ,  5F033RR24 ,  5F033SS01 ,  5F033SS11 ,  5F033SS12 ,  5F033SS13 ,  5F033SS14 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033XX24 ,  5F033XX25 ,  5F058BA20 ,  5F058BC07 ,  5F058BF03 ,  5F058BF04 ,  5F058BF05 ,  5F058BF07 ,  5F058BF09 ,  5F058BF22 ,  5F058BF27 ,  5F058BF30 ,  5F058BJ02
Patent cited by the Patent:
Cited by examiner (4)
  • 配線構造、及びその形成方法
    Gazette classification:公開公報   Application number:特願平10-236107   Applicant:富士通株式会社
  • 特開昭63-120444
  • 特開昭63-289816
Show all

Return to Previous Page