Pat

J-GLOBAL ID：200903049344761803

複数のメモリセルを有するアレイをプログラムする方法

Inventor： ゼーヴ・コーエン ,  ボアズ・エイタン ,  エデュアルド・マアヤン
Applicant, Patent owner： サイファン・セミコンダクターズ・リミテッド
Agent (1)： 社本 一夫 (外4名)
Gazette classification：公開公報
Application number (International application number)：2001198869
Publication number (International publication number)：2002025284
Application date： Jun. 29, 2001
Publication date： Jan. 25, 2002
Summary：

【要約】【課題】 概して信頼性マージンを保証するレベルで正確なセルのプログラミングをサポートする正確な方法を提案する。【解決手段】 複数のメモリセルを有するアレイをプログラミングする方法は、プログラムするセルごとに、セルのプログラム済状態または未プログラム状態について検証するステップと、以前プログラム済と検証された後、検証ステップのうちの1つの間に、未プログラムと検証されたセルにフラグを付けるステップとを含む。プログラミングレベルを有するプログラミングパルスが、フラグの付いていないセルである未プログラムセルに印加される。次に、全てのセルが少なくとも一回プログラム済と検証されるまで、検証ステップ、フラグ付けステップと印加ステップを繰り返す。続いて、プログラミングレベルよりも低いブーストプログラミングレベルを有するブーストパルスをフラグの付いたセルに印加する。

Claim (excerpt)：

複数のメモリセルを有するアレイをプログラムする方法であって、プログラムするセルごとに、該セルのプログラム済状態または未プログラム状態について検証するステップと、以前プログラム済と検証された後、前記検証ステップのうちの1つの間に、未プログラムと検証された前記セルにフラグを付けるステップと、プログラミングレベルを有するプログラミングパルスをフラグの付いていないセルである前記未プログラムセルに印加するステップと、すべての前記セルが少なくとも一回プログラム済と検証されるまで、前記検証ステップ、前記フラグ付けステップ、および前記印加ステップを繰り返すステップと、前記プログラミングレベルよりも低いブーストプログラミングレベルを有するブーストパルスを前記フラグの付いたセルに印加するステップと、を含む、複数のメモリセルを有するアレイをプログラムする方法。

FI (4)：

G11C 17/00 611 E ,  G11C 17/00 612 E ,  G11C 17/00 611 A ,  G11C 17/00 612 B

F-Term (5)：

5B025AD04 ,  5B025AD05 ,  5B025AD08 ,  5B025AD09 ,  5B025AE08

Patent cited by the Patent：

Cited by examiner (3)

• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平10-212765   Applicant：株式会社東芝
• 半導体集積回路及びデータ処理システム
  Gazette classification：公開公報   Application number：特願平8-258215   Applicant：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平5-000304   Applicant：富士通株式会社