Pat

J-GLOBAL ID：200903049419082427

プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法

Inventor： 上野 俊明 ,  近藤 雄
Applicant, Patent owner： ヒューレット・パッカード・カンパニー
Gazette classification：公開公報
Application number (International application number)：1993228263
Publication number (International publication number)：1995063788
Application date： Aug. 21, 1993
Publication date： Mar. 10, 1995
Summary：

【要約】【目的】 (1)多ピン,狭ピッチのプロービングを可能とし、(2)被接触対象の大きさ,パッド配置等が変更しても、該被接触対象毎にプローブを製造するといった不都合を解消し、(3)長期間の使用に耐え得るプローブを提供し、(4)電気部品/回路検査装置の高性能化を図る。【構成】 ラインパターン6が形成された回路基板の該回路基板面(フィルムプローブ1)に、導電性のプローブ電極Bが格子状に形成され、かつ、規則的なピッチで端子電極(電極パッド8)が形成された被接触対象(LSIチップ4)に用いられるプローブにおいて、各ラインパターン6は、プローブ電極Bのうち所定の電極同士を短絡しつつ放射状に形成されるとともに、前記被接触対象が前記回路基板面に対して前記各端子電極同士が前記ラインパターンによって短絡され得えない2以上の配置を選択し得るように形成されてなることを手段とする。

Claim (excerpt)：

複数のラインパターンが形成された回路基板の該回路基板面に、導電性のプローブ電極が1次元または2次元の格子状に形成され、かつ、規則的なピッチで端子電極が形成された被接触対象に用いられるプローブであって、前記各ラインパターンは、前記プローブ電極のうち所定の電極同士を短絡しつつ放射状に形成されるとともに、前記被接触対象が前記回路基板面に対して前記各端子電極同士が前記ラインパターンによって短絡され得えない2以上の配置を選択し得るように形成されてなることを特徴とするプローブ。

IPC (2)：

G01R 1/073 ,  H01L 21/66

Patent cited by the Patent：

Cited by examiner (3)

• 半導体試験装置
  Gazette classification：公開公報   Application number：特願平4-235258   Applicant：ローム株式会社
• 回路基板試験装置
  Gazette classification：公開公報   Application number：特願平3-178598   Applicant：富士通株式会社
• 特許第4870356号