半導体装置

Inventor： , , , , , ,
Applicant, Patent owner：
Agent (1)：筒井大和
Gazette classification：公開公報
Application number (International application number)：2008130621
Publication number (International publication number)：2008252113
Application date： May. 19, 2008
Publication date： Oct. 16, 2008
Summary：

【課題】ドレインオフセット領域を有する高周波増幅用MOSFETにおいて、微細化およびオン抵抗低減を図る。【解決手段】ソース領域10、ドレイン領域9およびリーチスルー層3(4)上に電極引き出し用の導体プラグ13(p1)が設けられている。その導体プラグ13(p1)にそれぞれ第1層配線11s、11d(M1)が接続され、さらにそれら第1層配線11s、11d(M1)に対して、導体プラグ13(p1)上で裏打ち用の第2層配線12s、12dが接続されている。【選択図】図1

Claim (excerpt)：

パワーMISFETを含む半導体装置であって、前記パワーMISFETは、半導体基板と、前記半導体基板上に形成されたP型半導体層と、前記P型半導体層の主面の一部に選択的に形成されたP型ウェル領域と、前記P型ウェル領域の表面に形成された前記パワーMISFETのゲート絶縁膜と、前記ゲート絶縁膜上に形成された前記パワーMISFETのゲート電極と、前記P型半導体層内の前記P型ウエル領域の表面付近に形成された、前記パワーMISFETのN型ソース領域と、前記P型半導体層の表面付近に、前記N型ソース領域と離間して形成された、パワーMISFETのN型ドレイン領域と、前記P型半導体層の表面付近に、前記N型ドレイン領域と接して形成された、前記N型ドレイン領域よりも低不純物濃度のN型ドレインオフセット領域と、前記P型半導体層の表面付近に、前記N型ソース領域と接して形成された、コンタクト用P型領域と、前記P型半導体層の表面上および前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記N型ソース領域と電気的に接続される第1の金属プラグと、前記層間絶縁膜内に形成され、前記N型ドレイン領域と電気的に接続される第2の金属プラグと、前記層間絶縁膜内に形成され、前記コンタクト用P型領域と電気的に接続される第3の金属プラグと、前記第1の金属プラグと接続される第1の配線層と、前記第1および第2の金属プラグと接続される第2の配線層を含むことを特徴とする半導体装置。

IPC (9)：

H01L 29/78 , H01L 21/823 , H01L 27/088 , H01L 21/28 , H01L 21/320 , H01L 23/52 , H01L 21/822 , H01L 27/04 , H01L 29/417

FI (9)：

H01L29/78 301W , H01L29/78 301K , H01L27/08 102D , H01L27/08 102F , H01L21/28 301D , H01L21/88 M , H01L21/88 Q , H01L27/04 H , H01L29/50 M

F-Term (138)：

4M104AA01 , 4M104BB01 , 4M104BB30 , 4M104BB40 , 4M104CC01 , 4M104CC05 , 4M104DD16 , 4M104DD17 , 4M104DD19 , 4M104DD37 , 4M104DD43 , 4M104DD75 , 4M104DD78 , 4M104DD91 , 4M104EE03 , 4M104EE14 , 4M104FF02 , 4M104FF14 , 4M104FF18 , 4M104FF22 , 4M104GG02 , 4M104GG09 , 4M104GG14 , 4M104GG18 , 5F033HH04 , 5F033HH09 , 5F033HH28 , 5F033JJ01 , 5F033JJ09 , 5F033JJ19 , 5F033JJ33 , 5F033KK01 , 5F033LL04 , 5F033MM07 , 5F033NN06 , 5F033NN07 , 5F033PP06 , 5F033PP15 , 5F033QQ31 , 5F033QQ48 , 5F033QQ58 , 5F033QQ59 , 5F033QQ65 , 5F033QQ70 , 5F033QQ73 , 5F033RR04 , 5F033RR06 , 5F033RR09 , 5F033RR14 , 5F033SS04 , 5F033SS15 , 5F033SS21 , 5F033VV06 , 5F033VV07 , 5F038BH04 , 5F038BH05 , 5F038BH13 , 5F038EZ13 , 5F038EZ14 , 5F038EZ20 , 5F048AA01 , 5F048AA05 , 5F048AA07 , 5F048AA08 , 5F048AB10 , 5F048AC01 , 5F048AC06 , 5F048AC10 , 5F048BA04 , 5F048BA06 , 5F048BB02 , 5F048BB06 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BC01 , 5F048BC02 , 5F048BC03 , 5F048BC07 , 5F048BC12 , 5F048BC18 , 5F048BD04 , 5F048BD09 , 5F048BE09 , 5F048BF02 , 5F048BF07 , 5F048BF11 , 5F048BF16 , 5F048BF18 , 5F048BG12 , 5F048CC07 , 5F048CC15 , 5F048CC18 , 5F140AA21 , 5F140AA23 , 5F140AA28 , 5F140AA30 , 5F140AB04 , 5F140AB06 , 5F140AC21 , 5F140BA01 , 5F140BA16 , 5F140BC06 , 5F140BD01 , 5F140BD05 , 5F140BD06 , 5F140BD09 , 5F140BD19 , 5F140BE07 , 5F140BE10 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BF42 , 5F140BF44 , 5F140BG20 , 5F140BH17 , 5F140BH30 , 5F140BH34 , 5F140BH43 , 5F140BH47 , 5F140BJ10 , 5F140BJ11 , 5F140BJ17 , 5F140BJ27 , 5F140BK02 , 5F140BK13 , 5F140CA03 , 5F140CB01 , 5F140CB02 , 5F140CC01 , 5F140CC03 , 5F140CC12 , 5F140CC15 , 5F140CD08 , 5F140CE07 , 5F140CF02 , 5F140DA08

Patent cited by the Patent：

Cited by examiner (5)

絶縁ゲート半導体装置
Gazette classification：公開公報 Application number：特願平6-326010 Applicant：株式会社日立製作所
特開昭63-205951
スイッチング素子を用いたマイクロ電源装置
Gazette classification：公開公報 Application number：特願平7-234518 Applicant：株式会社東芝

Show all

Return to Previous Page