Pat

J-GLOBAL ID：200903049499290661

半導体装置及びその製造方法

Inventor： 阿部 和則
Applicant, Patent owner： 新光電気工業株式会社
Agent (1)： 綿貫 隆夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996272177
Publication number (International publication number)：1998116930
Application date： Oct. 15, 1996
Publication date： May. 06, 1998
Summary：

【要約】【課題】 半導体装置の電極端子と配線パターンとの接続部の信頼性を向上させ、半導体装置の製造を容易にする。【解決手段】 半導体チップ10の電極端子8が形成された面に、一端が外部接続端子14に接続され他端が前記電極端子8に電気的に接続される配線パターン18が電気的絶縁性フィルム17に支持されて形成された配線パターンフィルム16が、電気的絶縁性を有する接着層を介して接着された半導体装置において、前記接着層が、電気的絶縁性および緩衝性を有する母材中に、前記電極端子8と前記配線パターン18の他端側とを電気的に接続する導電部32を前記電極端子8の平面配置と同一配置で設けたエラストマー層30によって形成されたことを特徴とする。

Claim (excerpt)：

半導体チップの電極端子が形成された面に、一端が外部接続端子に接続され他端が前記電極端子に電気的に接続される配線パターンが電気的絶縁性フィルムに支持されて形成された配線パターンフィルムが、電気的絶縁性を有する接着層を介して接着された半導体装置において、前記接着層が、電気的絶縁性および緩衝性を有する母材中に、前記電極端子と前記配線パターンの他端側とを電気的に接続する導電部を前記電極端子の平面配置と同一配置で設けたエラストマー層によって形成されたことを特徴とする半導体装置。

IPC (2)：

H01L 23/12 ,  H01L 21/60 311

FI (2)：

H01L 23/12 L ,  H01L 21/60 311 S