Pat
J-GLOBAL ID：200903049563880494

レベルシフト回路

Inventor：
磯村 博文

About 磯村 博文


Applicant, Patent owner：
株式会社デンソー

About 株式会社デンソー


Agent (2)： 佐藤 強 ,  小川 清
Gazette classification：公開公報
Application number (International application number)：2004361461
Publication number (International publication number)：2006173889
Application date： Dec. 14, 2004
Publication date： Jun. 29, 2006
Summary：
【課題】 電源電圧の遮断時における貫通電流を防止し、且つ、異なる電源電圧相互の大小関係にかかわらず不要な電流経路を作らない。【解決手段】 スリープ信号SLPがHレベルになると電源電圧Vaが遮断され、NORゲート45、46はLレベルの信号を出力する。レベル変換回路40のトランジスタQ7、Q8はともにオフとなり、電源線36からグランド線37に流れる貫通電流を阻止する。NANDゲート41は、レベル変換回路40の出力状態にかかわらずHレベルに固定された信号を出力する。【選択図】 図1
Claim (excerpt)：
第1の電源線とグランド線とから第1の電源電圧の供給を受けて動作する第1の回路ブロックと、第2の電源線と前記グランド線とから第2の電源電圧の供給を受けて動作する第2の回路ブロックとが縦続に接続されて構成され、 前記第2の回路ブロックは、 前記グランド線に対しソース接地されたNチャネル型の第1および第2のFETと、前記第2の電源線と前記第1のFETとの間に接続され、ゲートが前記第2のFETのドレインに接続されたPチャネル型の第3のFETと、前記第2の電源線と前記第2のFETとの間に接続され、ゲートが前記第1のFETのドレインに接続されたPチャネル型の第4のFETとからなるレベル変換回路と、 このレベル変換回路から出力される信号レベルを固定化するレベル固定化回路と、 前記第1の電源電圧の給電状態を示す給電状態信号を出力する信号出力回路とを備え、 前記第1の回路ブロックは、 入力信号と前記信号出力回路から出力された給電状態信号とを入力し、前記第2のFETのゲート信号を出力する第1のCMOSNORゲートと、 前記第2のFETのゲート信号と前記信号出力回路から出力された給電状態信号とを入力し、前記第1のFETのゲート信号を出力する第2のCMOSNORゲートとを備えていることを特徴とするレベルシフト回路。
IPC (1)：
H03K 19/018
FI (1)：
H03K19/00 101E
F-Term (9)：
5J056AA00 ,  5J056AA32 ,  5J056BB17 ,  5J056BB19 ,  5J056CC21 ,  5J056DD29 ,  5J056FF07 ,  5J056FF08 ,  5J056GG09
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM