Pat

J-GLOBAL ID：200903049824468049

半導体装置の製造方法および研磨方法

Inventor： 佐藤 修三 ,  瀬川 雄司 ,  由尾 啓 ,  大鳥居 英 ,  安田 善哉 ,  石原 成郎 ,  野上 毅 ,  駒井 尚紀
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：2001056038
Publication number (International publication number)：2001326204
Application date： Feb. 28, 2001
Publication date： Nov. 22, 2001
Summary：

【要約】【課題】金属膜を研磨によって平坦化する際に、初期凹凸を容易に平坦化でき、かつ余分な金属膜の除去効率に優れ、金属膜下層の層間絶縁膜などへのダメージを抑制可能な半導体装置の製造方法および研磨方法を提供する。【解決手段】陰極部材120と銅膜105との間にキレート剤を含む電解液ELを介在させ、陰極部材120を陰極とし銅膜105を陽極として電圧を印加して、銅膜105の表面を酸化し、かつ当該酸化された銅のキレート膜106を形成するキレート膜工程と、銅膜105の凹凸に応じたキレート膜106の凸部分を選択的に除去し、当該凸部分の銅膜105を表面に露出させる銅膜露出工程と、銅膜の凸部分が平坦化されるまで、上記銅膜のキレート膜形成工程と上記キレート膜除去工程とを繰り返し行う。

Claim (excerpt)：

基板上に形成された絶縁膜上に配線用溝を形成する工程と、前記配線用溝を埋め込むように、前記絶縁膜上の全面に前記配線用溝の段差に応じた凹凸形状を表面に有する銅膜を堆積させる工程と、陰極部材と前記銅膜との間にキレート剤を含む電解液を介在させ、前記陰極部材を陰極とし前記銅膜を陽極として電圧を印加して、前記銅膜の表面を酸化し、かつ当該酸化された銅のキレート膜を形成するキレート膜形成工程と、前記銅膜の凹凸に応じた前記キレート膜の凸部分を選択的に除去し、当該凸部分の銅膜を表面に露出させるキレート膜除去工程と、前記銅膜の凸部が平坦化されるまで、前記キレート膜形成工程と前記キレート膜除去工程とを繰り返し行う半導体装置の製造方法。

IPC (3)：

H01L 21/304 622 ,  H01L 21/304 621 ,  B23H 9/00

FI (3)：

H01L 21/304 622 T ,  H01L 21/304 621 D ,  B23H 9/00 A

F-Term (3)：

3C059AA02 ,  3C059AB01 ,  3C059HA03

Patent cited by the Patent：

Cited by examiner (3)

• ワークピースを平坦化する方法および装置
  Gazette classification：公開公報   Application number：特願平10-064938   Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 特開昭51-044568
  
• 研磨剤および研磨方法
  Gazette classification：公開公報   Application number：特願平7-055290   Applicant：株式会社東芝