Pat
J-GLOBAL ID:200903049971090957

不揮発性半導体記憶装置およびその記憶データの消去方法

Inventor:
Applicant, Patent owner:
Agent (1): 深見 久郎 (外3名)
Gazette classification:公開公報
Application number (International application number):1993331717
Publication number (International publication number):1995192482
Application date: Dec. 27, 1993
Publication date: Jul. 28, 1995
Summary:
【要約】【目的】 電源電圧が下がっても安定して読出が行なえるように、消去時のメモリセル分布を狭くした不揮発性半導体記憶装置を提供する。【構成】 メモリアレイ19のソース線をソース線回路31によって3Vの電位に設定し、センスアンプ16の電源電圧として6Vを印加し、接地電位として3Vを印加する。このように電位条件を設定した後、メモリアレイ19の読出を行ない、その結果メモリセルに電流が流れればそのメモリセルは消去完了し、逆にメモリセルに電流が流れなければ再度消去パルスを印加してすべてのメモリセルをベリファイする。
Claim (excerpt):
行と列とからなるマトリクス上に配列され、それぞれはコントロールゲートとフローティングゲートとソースおよびドレインとを含み、前記フローティングゲートに情報電荷を保持する複数のメモリセルと、それぞれが前記メモリセルの行に対応して設けられ、対応した行のメモリセルのドレインに接続される複数のビット線と、それぞれがビット線に交差する方向であって、前記メモリセルの行に対応して設けられ、対応した列のメモリセルのコントロールゲートに接続される複数のワード線と、前記メモリセルのそれぞれのソースに接続されるソース線と、前記フローティングゲートから電子を引抜く消去手段と、前記フローティングゲートに電子を注入する書込手段と、前記フローティングゲートの電荷保持状態を読出す第1の読出手段とを備えた不揮発性半導体記憶装置であって、前記ソース線に正のバイアス電圧を印加し、前記メモリセルの電荷保持状態を読出す第2の読出手段と、前記読出手段の読出出力をレベルシフトするレベルシフト手段を備えた、不揮発性半導体記憶装置。
FI (3):
G11C 17/00 530 A ,  G11C 17/00 510 A ,  G11C 17/00 520 A
Patent cited by the Patent:
Cited by applicant (7)
Show all
Cited by examiner (7)
Show all

Return to Previous Page